| 講演名 | 1997/5/22 レジスター制御型DLLを搭載した256Mb SDRAM 相川 忠雄, 望月 裕彦, 畠山 淳, 瀧田 雅人, 藤岡 伸也, 山口 秀策, 西村 幸一, 岡島 義憲, 河野 通有, 兒嶋 秀之, 水谷 和宏, 田口 眞男, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | システムの動作を高速にするため、DRAMの高速化が必要である。このときクロックサイクルタイムの縮小を図りつつ、有効データウインドウを十分に確保しなければならない。この要求を実現するため、我々は「レジスター制御型DLL(RDLL)」と名付けた新しいDLL回路を搭載した256Mb-SDRAMを開発した。この回路を使いクロックアクセスタイム1nsを実現した。更に、低電圧下での動作マージン確保のため、センスアンプトランジスタとレイアウト設計を工夫し動作安定性の向上を図った。セル構造はリソグラフィーが容易で工程数が少ない、新しいシリンダー型スタックトキャパシターセルを実現した。 |
| 抄録(英) | Currently, significant improvements in operating speed of DRAMs are strongly required. It is, thereby, essential to attain maximized data-valid time window for each I/O port while making clock frequencies higher. For this purpose, we developed a 256-Mb synchronous DRAM using a new circuit technique named RDLL (Register Controlled DLL). The resultant clock access time was measured 1ns on our experimental chip. In our design, sense amplifiers have been optimized for low voltage operation through improving transistor biasing scheme and the layout pattern, to expand the supply voltage margin. An innovative memory cell structure, SBC cell was developed using the self-aligned contact technology to make process steps the minimum and moderate lithographic difficulty. |
| キーワード(和) | 256MSDRAM / クロック同期 / DLL / センスアンプ / シリンダー型セル |
| キーワード(英) | 256MSDRAM / clock synchronization / DLL / sense amplifier / cylindrical capacitor cell |
| 資料番号 | ICD97-18 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1997/5/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | レジスター制御型DLLを搭載した256Mb SDRAM |
| サブタイトル（和） | |
| タイトル（英） | A 256Mb SDRAM Using a Register-Controlled Digital DLL |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 256MSDRAM / 256MSDRAM |
| キーワード(2)（和/英） | クロック同期 / clock synchronization |
| キーワード(3)（和/英） | DLL / DLL |
| キーワード(4)（和/英） | センスアンプ / sense amplifier |
| キーワード(5)（和/英） | シリンダー型セル / cylindrical capacitor cell |
| 第 1 著者 氏名（和/英） | 相川 忠雄 / Tadao Aikawa |
| 第 1 著者 所属（和/英） | 富士通株式会社LSI商品事業本部DRAM事業部 DRAM Division, LSI Products Group, Fujitsu Limited |
| 第 2 著者 氏名（和/英） | 望月 裕彦 / Hirohiko Mochizuki |
| 第 2 著者 所属（和/英） | 富士通株式会社LSI商品事業本部DRAM事業部 DRAM Division, LSI Products Group, Fujitsu Limited |
| 第 3 著者 氏名（和/英） | 畠山 淳 / Atsusi Hatakeyama |
| 第 3 著者 所属（和/英） | 富士通株式会社LSI商品事業本部DRAM事業部 DRAM Division, LSI Products Group, Fujitsu Limited |
| 第 4 著者 氏名（和/英） | 瀧田 雅人 / Masato Takita |
| 第 4 著者 所属（和/英） | 富士通株式会社LSI商品事業本部DRAM事業部 DRAM Division, LSI Products Group, Fujitsu Limited |
| 第 5 著者 氏名（和/英） | 藤岡 伸也 / Shinya Fujioka |
| 第 5 著者 所属（和/英） | 富士通株式会社LSI商品事業本部DRAM事業部 DRAM Division, LSI Products Group, Fujitsu Limited |
| 第 6 著者 氏名（和/英） | 山口 秀策 / Shusaku Yamaguchi |
| 第 6 著者 所属（和/英） | 富士通株式会社LSI商品事業本部DRAM事業部 DRAM Division, LSI Products Group, Fujitsu Limited |
| 第 7 著者 氏名（和/英） | 西村 幸一 / Koichi Nishimura |
| 第 7 著者 所属（和/英） | 富士通株式会社LSI商品事業本部DRAM事業部 DRAM Division, LSI Products Group, Fujitsu Limited |
| 第 8 著者 氏名（和/英） | 岡島 義憲 / Yoshinori Okajima |
| 第 8 著者 所属（和/英） | 富士通株式会社LSI商品事業本部DRAM事業部 DRAM Division, LSI Products Group, Fujitsu Limited |
| 第 9 著者 氏名（和/英） | 河野 通有 / Michiari Kawano |
| 第 9 著者 所属（和/英） | 富士通株式会社LSI商品事業本部DRAM事業部 DRAM Division, LSI Products Group, Fujitsu Limited |
| 第 10 著者 氏名（和/英） | 兒嶋 秀之 / Hideyuki Kojima |
| 第 10 著者 所属（和/英） | 富士通株式会社LSI商品事業本部DRAM事業部 DRAM Division, LSI Products Group, Fujitsu Limited |
| 第 11 著者 氏名（和/英） | 水谷 和宏 / Kazuhiro Mizutani |
| 第 11 著者 所属（和/英） | 富士通株式会社LSI商品事業本部DRAM事業部 DRAM Division, LSI Products Group, Fujitsu Limited |
| 第 12 著者 氏名（和/英） | 田口 眞男 / Masao Taguchi |
| 第 12 著者 所属（和/英） | 富士通株式会社LSI商品事業本部DRAM事業部 DRAM Division, LSI Products Group, Fujitsu Limited |
| 発表年月日 | 1997/5/22 |
| 資料番号 | ICD97-18 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 56 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |