講演名 1997/4/25
BIST向け検査点挿入位置決定方法の高速化
中尾 教伸, 畠山 一実, 東 功,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿では,BIST方式によって設計された回路の故障検出率を向上するための,検査点挿入位置決定(TPI解析)方法について高速化手法を提案する.回路全体のテスタビリティを表すコストを最小化するアルゴリズムに基づき,複数の検査点を同時に指摘する手法,コスト減少の近似値により簡易的に指摘する手法,検査点候補のコスト計算を削減する手法の3つにより,検出率向上の効果を落とさずに高速化する.試行回路(26k~420kゲート)を用いた実験により,提案手法の効果を確認するとともに,大規模回路に対して有効であることを示す.
抄録(英) This paper presents high speed test points selection method for circuits designed by full-scan based BIST scheme. In order to speed up the test points selection method based on the minimization of the cost reflecting random pattern testability, we introduce three techniques, the simultaneous selection of plural test points, the simplified selection of test points by the cost reduction factor, and the reduction of the number of test point candidates. We implement the program based on the proposed method and evaluate its efficiency by experimental results using large scale circuits (26k-420k gates).
キーワード(和) 検査点 / BIST / TPI解析 / テスタビリティ / 最適化
キーワード(英) Test points / BIST / TPI analysis / Testability / Optimization
資料番号 ICD97-13,CPSY97-13,FTS97-13
発行日

研究会情報
研究会 ICD
開催期間 1997/4/25(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) BIST向け検査点挿入位置決定方法の高速化
サブタイトル(和)
タイトル(英) High Speed Method for Test Points Selection
サブタイトル(和)
キーワード(1)(和/英) 検査点 / Test points
キーワード(2)(和/英) BIST / BIST
キーワード(3)(和/英) TPI解析 / TPI analysis
キーワード(4)(和/英) テスタビリティ / Testability
キーワード(5)(和/英) 最適化 / Optimization
第 1 著者 氏名(和/英) 中尾 教伸 / Michinobu NAKAO
第 1 著者 所属(和/英) (株)日立製作所 日立研究所
Hitachi Research Laboratory, Hitachi, Ltd.
第 2 著者 氏名(和/英) 畠山 一実 / Kazumi HATAYAMA
第 2 著者 所属(和/英) (株)日立製作所 日立研究所
Hitachi Research Laboratory, Hitachi, Ltd.
第 3 著者 氏名(和/英) 東 功 / Isao HIGASHI
第 3 著者 所属(和/英) (株)日立製作所 汎用コンピュータ事業部
General Purpose Computer Division, Hitachi, Ltd.
発表年月日 1997/4/25
資料番号 ICD97-13,CPSY97-13,FTS97-13
巻番号(vol) vol.97
号番号(no) 25
ページ範囲 pp.-
ページ数 8
発行日