| 講演名 | 1997/4/25 超並列要素プロセッサRICA-1とその基本性能 松岡 浩司, 岡本 一晃, 廣野 英雄, 横田 隆史, 坂井 修一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 超並列計算機RWC-1の要素プロセッサであるRICA-1の基本処理方式,実装,および基本動作と動作速度について述べる.RICA-1は,(1)通信と計算の融合,(2)大域的仮想化などの並列OS支援技術,(3)独立した入出力インターフェースを実現することによって,マルチスレッド処理を効率良く実行する.スレッドの切替えに要するコストは既存のプロセッサによるシステムに比較して2桁程度小さく,扱う問題にも依存するが細粒度の並列処理では,1桁から2桁程度の性能向上を見込むことができる.RICA-1は、現在19mm x 19mmのVLSI上に実装中であり、平成9年度には、128個のRICA-1からなるシステムが稼働する予定である。 |
| 抄録(英) | Processor element RICA-1 for massively parallel computer RWC-1 and its basic execution mechanism, implementation, basic function and execution speed are discussed. RICA-1 realizes (1)fusion of communication and execution, (2)support for parallel OS, for example global virtual memory, (3)independent I/O interface, to effectively execute fine grain parallel activities. Cost for thread switching is ten to one hundred times smaller than conventional parallel computer systems using commercial processors, therefore, performance on fine grain parallel execution is expected to improved by the score. RICA-1 is currently implementing on VLSI whose die size is 19mm x 19mm, and also, RWC-1/128 which has 128 RICA-1s is going to be working in 1997. |
| キーワード(和) | 超並列処理 / マルチスレッド処理 / プロセッサアーキテクチャ |
| キーワード(英) | massively parallel processing / multi-thread execution / processor architecture |
| 資料番号 | ICD97-9,CPSY97-9,FTS97-9 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 1997/4/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 超並列要素プロセッサRICA-1とその基本性能 |
| サブタイトル（和） | |
| タイトル（英） | Massively Parallel Processor RICA-1 and its Basic Performance |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 超並列処理 / massively parallel processing |
| キーワード(2)（和/英） | マルチスレッド処理 / multi-thread execution |
| キーワード(3)（和/英） | プロセッサアーキテクチャ / processor architecture |
| 第 1 著者 氏名（和/英） | 松岡 浩司 / Hiroshi MATSUOKA |
| 第 1 著者 所属（和/英） | (技組)新情報処理開発機構 つくば研究センタ Tsukuba Research Center, Real World Computing Partnership |
| 第 2 著者 氏名（和/英） | 岡本 一晃 / Kazuaki OKAMOTO |
| 第 2 著者 所属（和/英） | (技組)新情報処理開発機構 つくば研究センタ Tsukuba Research Center, Real World Computing Partnership |
| 第 3 著者 氏名（和/英） | 廣野 英雄 / Hideo HIRONO |
| 第 3 著者 所属（和/英） | (技組)新情報処理開発機構 つくば研究センタ Tsukuba Research Center, Real World Computing Partnership |
| 第 4 著者 氏名（和/英） | 横田 隆史 / Takashi YOKOTA |
| 第 4 著者 所属（和/英） | (技組)新情報処理開発機構 つくば研究センタ Tsukuba Research Center, Real World Computing Partnership |
| 第 5 著者 氏名（和/英） | 坂井 修一 / Shuichi SAKAI |
| 第 5 著者 所属（和/英） | 筑波大学 電気・情報工学系 Institute of Information Sciences and Electronics, University of Tsukuba |
| 発表年月日 | 1997/4/25 |
| 資料番号 | ICD97-9,CPSY97-9,FTS97-9 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 25 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |