| 講演名 | 2001/11/9 CVDSiOC/SiC膜とCopperのインテグレーション技術(<特集> : 低誘電率層間膜及び配線技術) 有賀 美知雄, 堀岡 啓治, 大和田 伸郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | CVD法を用いたカーボンドープ酸化膜は成膜手法を最適化してメチル基終端を効率よく行なう事により非常に安定で吸湿性も少なくエッチング等でのダメージ層の少ない低誘電率膜を得る事が出来る。メチル基終端による膜の安定化はエッチングや積層の密着性とのトレードオフとなるが、WIDE GAP RIEやプラズマ表面改質技術によりそれらの両立が可能となった。100nm以降に必須となる最先端バリヤー技術としてMO CVD TiSiNを開発し、その適用をLow-k CVD SiOC/SiCに試みたが良好な電気特性が確認された。SiOC膜の直接CMP等を用いたインテグレーションでの欠陷制御の事例を紹介し、CVD SiOCと銅配線技術が量産技術として確立されつつある事を示す。 |
| 抄録(英) | CVD SiOC film can be tuned for very stable conditions for Moisture uptake and less damage during etching by well tunning of Methyl termination. Since well terminated film by Methyl is hard for etching and for adhesion to other film as trade off, Wide Gap RIE and Plasma Treatment Technology for surface state Control realize all of etching capability, adhesion for film stacking and film stability. MO CVD TiSiN as advanced Barrier technology for 100nm and beyond has demonstrated by combine with CVD SiOC low-k film with good electrical results. Furthermore, Defect reduction results for low-k with direct CMP etc. is shown and indicates that the combination of Cu and CVD SiOC has higher potential for production. |
| キーワード(和) | CVD / SiOC / SiC / Low-k Etch / Low-k CMP / Cu DD Integration |
| キーワード(英) | CVD / SiOC / SiC / Low-k Etch / Low-k CMP / Cu DD Integration |
| 資料番号 | SDM2001-181 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2001/11/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | CVDSiOC/SiC膜とCopperのインテグレーション技術(<特集> : 低誘電率層間膜及び配線技術) |
| サブタイトル（和） | |
| タイトル（英） | Copper and CVD SiOC/SiC Integration Technology |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CVD / CVD |
| キーワード(2)（和/英） | SiOC / SiOC |
| キーワード(3)（和/英） | SiC / SiC |
| キーワード(4)（和/英） | Low-k Etch / Low-k Etch |
| キーワード(5)（和/英） | Low-k CMP / Low-k CMP |
| キーワード(6)（和/英） | Cu DD Integration / Cu DD Integration |
| 第 1 著者 氏名（和/英） | 有賀 美知雄 / Michio ARUGA |
| 第 1 著者 所属（和/英） | アプライドマテリアルズ・ジャパン株式会社成田テクノロジーセンター APPLIED MATERIALS JAPAN, INC. |
| 第 2 著者 氏名（和/英） | 堀岡 啓治 / Keiji HORIOKA |
| 第 2 著者 所属（和/英） | アプライドマテリアルズ・ジャパン株式会社成田テクノロジーセンター APPLIED MATERIALS JAPAN, INC. |
| 第 3 著者 氏名（和/英） | 大和田 伸郎 / Nobuo OWADA |
| 第 3 著者 所属（和/英） | アプライドマテリアルズ・ジャパン株式会社成田テクノロジーセンター APPLIED MATERIALS JAPAN, INC. |
| 発表年月日 | 2001/11/9 |
| 資料番号 | SDM2001-181 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 430 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |