| 講演名 | 2001/11/9 MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象(<特集> : 低誘電率層間膜及び配線技術) 下岡 義明, 佐藤 誠一, 東 和幸, 松永 範昭, 宮島 秀史, 柴田 英毅, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 0.10μm 世代以降のCuダマシン配線に用いる低誘電率層間絶縁膜として、MSQ(methylsilsesquioxane)膜の開発を進めている。本報告では、ダマシン溝加工後にMSQのパターン側壁に形成される変質層(メチル基が外れた部分)に起因した膜剥がれ現象について報告する。この変質層を弗化アンモニウム系の薬液処理を行って完全に剥離することにより剥離は発生しないこともわかった。従って、MSQ膜を層間絶縁層として用いる場合、形成された変質層を完全に除去するか、あるいは、変質層の形成を抑制するプロセスを開発することが重要である。 |
| 抄録(英) | We have developed a Cu dual-damascene interconnects process using low-k MSQ(mechylsilsesquioxane) dielectric. This paper describes stacked MSQ peel-off phenomena caused by the formation of the damaged layer, in which methyl group comes off, in the side walls of trench patterns. These peel-off phenomena did not occur in the case of removing the damaged layer completely by the wet treatment containing NH_4F. Thus, it is important to remove or suppress the damaged layer of MSQ for the Cu and MSQ integrated process. |
| キーワード(和) | MSQ / Cuダマシン / 積層 / 剥離 / Cu_2S / 変質層 |
| キーワード(英) | MSQ / Cu Damascene / Stack layer / Peel / Cu_2s / Damaged Layer |
| 資料番号 | SDM2001-180 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2001/11/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | MSQ膜を用いたCuダマシン配線プロセスにおける積層剥がれ現象(<特集> : 低誘電率層間膜及び配線技術) |
| サブタイトル（和） | |
| タイトル（英） | Stacked Peel-off Phenomena on Cu-Damascene Process Using Low-k MSQ Dielectric |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MSQ / MSQ |
| キーワード(2)（和/英） | Cuダマシン / Cu Damascene |
| キーワード(3)（和/英） | 積層 / Stack layer |
| キーワード(4)（和/英） | 剥離 / Peel |
| キーワード(5)（和/英） | Cu_2S / Cu_2s |
| キーワード(6)（和/英） | 変質層 / Damaged Layer |
| 第 1 著者 氏名（和/英） | 下岡 義明 / Yoshiaki SHIMOOKA |
| 第 1 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 システムLSI開発センター System LSI Research & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 佐藤 誠一 / Seiichi SATOH |
| 第 2 著者 所属（和/英） | 岩手東芝エレクトニクス株式会社プロセス生産技術部 Manufacturing Engineering Department, Iwate Toshiba Electronics Corporation |
| 第 3 著者 氏名（和/英） | 東 和幸 / Kazuyuki HIGASHI |
| 第 3 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 システムLSI開発センター System LSI Research & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 松永 範昭 / Noriaki MATSUNAGA |
| 第 4 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 システムLSI開発センター System LSI Research & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 宮島 秀史 / Hideshi MIYAJIMA |
| 第 5 著者 所属（和/英） | 株式会社東芝 セニコンダクター社プロセス技術推進センター Process & Manufacturing Engineering Center, Semiconductor Company, Toshiba corporation |
| 第 6 著者 氏名（和/英） | 柴田 英毅 / Hideki SHIBATA |
| 第 6 著者 所属（和/英） | 株式会社東芝 セミコンダクター社 システムLSI開発センター System LSI Research & Development Center, Semiconductor Company, Toshiba Corporation |
| 発表年月日 | 2001/11/9 |
| 資料番号 | SDM2001-180 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 430 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |