| 講演名 | 2001/11/9 砥粒フリー研磨剤を用いたCu-CMP技術(<特集> : 低誘電率層間膜及び配線技術) 大橋 直史, 山田 洋平, 小西 信博, 丸山 裕之, 大島 隆文, 山口 日出, 佐藤 明, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 研磨砥粒を含まないCu研磨(=Cu-Abrasive Free Polishing)技術と高選択バリアメタル研磨技術を組み合わせた2-Step CMP プロセスを開発した。このプロセスは、Cu配線のディッシングやエロージョン発生を抑制するため、高精度な配線抵抗制御が可能なプロセスである。また、このプロセスを適用する場合に問題となったCu研磨残りについても、トータルプロセスを最適化することによって対策を行なった。これらの開発結果を用いて、0.18μmノード世代での7層配線構造の構築に成功した。 |
| 抄録(英) | A novel two-step CMP process combining improved Cu abrasive free polishing (Cu-AFP) solution with newly developed barrier metal CMP slurry for 0.13μm node Cu damascene process is demonstrated . This CMP process can minimize the erosion and the dishing of Cu wiring. Further, Cu residues on patterned wafer are eliminated with optimizing the total process design. Using these technologies, it is shown that 7-level multilevel metallization structure is successfully formed. |
| キーワード(和) | Cu / 配線 / CMP |
| キーワード(英) | Cu / Metallization / CMP |
| 資料番号 | SDM2001-176 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2001/11/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 砥粒フリー研磨剤を用いたCu-CMP技術(<特集> : 低誘電率層間膜及び配線技術) |
| サブタイトル（和） | |
| タイトル（英） | Development of Cu CMP process with Cu abrasive free polishing technology |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Cu / Cu |
| キーワード(2)（和/英） | 配線 / Metallization |
| キーワード(3)（和/英） | CMP / CMP |
| 第 1 著者 氏名（和/英） | 大橋 直史 / Naohumi Ohashi |
| 第 1 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部 Device Development Center, Hitachi, Ltd., Process Development Dept., Semiconducter Technology Development Operation |
| 第 2 著者 氏名（和/英） | 山田 洋平 / Youhei Yamada |
| 第 2 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部 Device Development Center, Hitachi, Ltd., Process Development Dept., Semiconducter Technology Development Operation |
| 第 3 著者 氏名（和/英） | 小西 信博 / Nobuhiro Konisi |
| 第 3 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部 Device Development Center, Hitachi, Ltd., Process Development Dept., Semiconducter Technology Development Operation |
| 第 4 著者 氏名（和/英） | 丸山 裕之 / Hiroyuki Maruyama |
| 第 4 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部 Device Development Center, Hitachi, Ltd., Process Development Dept., Semiconducter Technology Development Operation |
| 第 5 著者 氏名（和/英） | 大島 隆文 / Takahumi Ohshima |
| 第 5 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部 Device Development Center, Hitachi, Ltd., Process Development Dept., Semiconducter Technology Development Operation |
| 第 6 著者 氏名（和/英） | 山口 日出 / Hizuru Yamaguchi |
| 第 6 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部 Device Development Center, Hitachi, Ltd., Process Development Dept., Semiconducter Technology Development Operation |
| 第 7 著者 氏名（和/英） | 佐藤 明 / Akira Satoh |
| 第 7 著者 所属（和/英） | 株式会社日立超LSIシステムズVLSI開発本部プロセス技術開発部 Hitachi ULSI Systems Co., Ltd., Process Engineering Development Dept., ULSI Development Operation Operation |
| 発表年月日 | 2001/11/9 |
| 資料番号 | SDM2001-176 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 430 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |