| 講演名 | 2001/11/9 W-CVDの優先成長を利用した全面バリアメタル被覆Cu配線(<特集> : 低誘電率層間膜及び配線技術) 齋藤 達之, 今井 俊則, 野口 純司, 久保 真紀, 伊藤 祐子, 大森 荘平, 大橋 直史, 田丸 剛, 山口 日出, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | Cu配線のRC時定数の低減と信頼性の向上を実現するためには、Cu配線上面からのCuの拡散を防止するために現在広く使用されているSiN膜を廃止することが有効である。上記課題の実現のため、W-CVD法を利用してCu配線表面に自己整合的にバリアメタルを形成するプロセスを検討した。更に、今回最適化したWキャップバリアメタル形成プロセスを0.2μmBi-CMOS LSIに適用し、配線の伝播遅延を低減することを実測データにより確認し、本プロセスがCu配線の高性能化にもたらす効果を実証した。 |
| 抄録(英) | A self aligned W capping process upon Cu Interconnects is studied to eliminate the SiN capping barrier layer, which makes effective k-value of ILD higher and degrades performance of EM resistance. We optimize the W-CVD process, and demonstrate the reduced RC-delay using 0.2um bipolar-CMOSLSI. |
| キーワード(和) | Cu配線 / SiN / W-CVD / 優先成長 / 自己整合 / 配線遅延 |
| キーワード(英) | Cu Interconnection / SiN / W-CVD / Preferential Deposition / Self Alignment / RC-delay |
| 資料番号 | SDM2001-174 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2001/11/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | W-CVDの優先成長を利用した全面バリアメタル被覆Cu配線(<特集> : 低誘電率層間膜及び配線技術) |
| サブタイトル（和） | |
| タイトル（英） | Metal Capped Copper Interconnection Technology Using Preferential Deposition Phenomenon of W-CVD |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Cu配線 / Cu Interconnection |
| キーワード(2)（和/英） | SiN / SiN |
| キーワード(3)（和/英） | W-CVD / W-CVD |
| キーワード(4)（和/英） | 優先成長 / Preferential Deposition |
| キーワード(5)（和/英） | 自己整合 / Self Alignment |
| キーワード(6)（和/英） | 配線遅延 / RC-delay |
| 第 1 著者 氏名（和/英） | 齋藤 達之 / Tatsuyuki Saito |
| 第 1 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ Device Development Center, Hitachi Ltd., |
| 第 2 著者 氏名（和/英） | 今井 俊則 / Toshinori Imai |
| 第 2 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ Device Development Center, Hitachi Ltd., |
| 第 3 著者 氏名（和/英） | 野口 純司 / Junji Noguchi |
| 第 3 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ Device Development Center, Hitachi Ltd., |
| 第 4 著者 氏名（和/英） | 久保 真紀 / Maki Kubo |
| 第 4 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ Device Development Center, Hitachi Ltd., |
| 第 5 著者 氏名（和/英） | 伊藤 祐子 / Yuko Ito |
| 第 5 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ Device Development Center, Hitachi Ltd., |
| 第 6 著者 氏名（和/英） | 大森 荘平 / Sohei Omori |
| 第 6 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ Device Development Center, Hitachi Ltd., |
| 第 7 著者 氏名（和/英） | 大橋 直史 / Naofumi Ohashi |
| 第 7 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ Device Development Center, Hitachi Ltd., |
| 第 8 著者 氏名（和/英） | 田丸 剛 / Tsuyoshi Tamaru |
| 第 8 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ Device Development Center, Hitachi Ltd., |
| 第 9 著者 氏名（和/英） | 山口 日出 / Hizuru Yamaguchi |
| 第 9 著者 所属（和/英） | 株式会社日立製作所デバイス開発センタ Device Development Center, Hitachi Ltd., |
| 発表年月日 | 2001/11/9 |
| 資料番号 | SDM2001-174 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 430 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |