講演名 | 2001/7/26 MPEG-4対応LSIの特徴とそれを実現するコア技術 九郎丸 俊一, 道山 淳児, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本稿では、MPEG-4対応LSIの特徴とそれを実現するコア技術について述べる。特にMPEG-4で特徴的なのは複数動画の同時コーデックという高性能要求であるが、一方ではモバイル分野への応用のため低消費電力化の要求が強い。最近開発したLSIでは、最大2系統の圧縮と4系統の伸張の同時動作、いわゆるマルチコーデックを実現しており、また、CAD、パディング、コンポジットエンジンの搭載により、コアプロファイルにも対応している。このように高性能なLS1ではあるが、DRAM混載とクロックゲーティング技術により、シンプルLlコーデックを54MHz動作時に90mWに抑えることができた。本LSIは0.18μmCMOSプロセスを使用して, 8.8mm×8.6mmのチップサイズに約31Mトランジスタを集積した。 |
抄録(英) | In this paper, we would like to explain the features of the MPEG-4 video codec LSI, which we recently developed, and core technology that is employed in its design. The most significant features of the LSI include concurrent encoding/decoding of multiple moving images and low power consumption that is advantageous for applications to mobile technologies. The LSI provides concurrent MPEG-4 encoding and decoding - up to 2 channels of encoding and 4 channels of decoding simultaneously. The circuits including a CAD, Padding and Composite Engine enable the LSI to support both the MPEG-4 Simple and Core Profiles. Moreover, the embedded DRAM and use of clock-gating technologies reduce power consumption to just 90mW when performing MPEG-4 Simple@L1 codec at 54MHz. The chip is fabricated using 0.18-um CMOS technology and contains approximately 31M transistors on 8.8mm x 8.6mm die. |
キーワード(和) | MPEG-4 / マルチコーデック / コアプロファイル / DRAM混載 / メモリアーキテクチャ / 低消費電力 |
キーワード(英) | MPEG-4 / Multi-Codec / Core Profile / Embedded DRAM / Memory Architecture / Low Power |
資料番号 | SDM2001-113,ICD2001-36 |
発行日 |
研究会情報 | |
研究会 | SDM |
---|---|
開催期間 | 2001/7/26(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Silicon Device and Materials (SDM) |
---|---|
本文の言語 | JPN |
タイトル(和) | MPEG-4対応LSIの特徴とそれを実現するコア技術 |
サブタイトル(和) | |
タイトル(英) | MPEG-4 Video Codec LSI : Its Features and Core Technology |
サブタイトル(和) | |
キーワード(1)(和/英) | MPEG-4 / MPEG-4 |
キーワード(2)(和/英) | マルチコーデック / Multi-Codec |
キーワード(3)(和/英) | コアプロファイル / Core Profile |
キーワード(4)(和/英) | DRAM混載 / Embedded DRAM |
キーワード(5)(和/英) | メモリアーキテクチャ / Memory Architecture |
キーワード(6)(和/英) | 低消費電力 / Low Power |
第 1 著者 氏名(和/英) | 九郎丸 俊一 / Shun-ichi Kurohmaru |
第 1 著者 所属(和/英) | 松下電器産業(株)半導体社開発本部ITシステムLSI開発センター IT System LSI Development Center of Corporate Development Division of Semiconductor Company of Matsushita Electric Industrial Co., Ltd. |
第 2 著者 氏名(和/英) | 道山 淳児 / Junji Michiyama |
第 2 著者 所属(和/英) | 松下電器産業(株)半導体社開発本部ITシステムLSI開発センター IT System LSI Development Center of Corporate Development Division of Semiconductor Company of Matsushita Electric Industrial Co., Ltd. |
発表年月日 | 2001/7/26 |
資料番号 | SDM2001-113,ICD2001-36 |
巻番号(vol) | vol.101 |
号番号(no) | 246 |
ページ範囲 | pp.- |
ページ数 | 7 |
発行日 |