| 講演名 | 2001/6/28 A Thorough Study of Thin Gate Oxide Degradation during Fabrication of Advanced CMOSFET's , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | This study is focused on the analytical method to analyze the degradation of gate oxide integrity. The current components of p-MOSFET's were measured with carrier separation method. For comprehensive understanding, we used three kinds of devices, which are the fresh, the stressed, and the damaged devices. With the information for composition of gate current, the location of the damage layer in gate oxide can be deduced. In our device, valence hole tunneling current is the dominant component of gate current in inversion mode, which implies the damage region was generated near polysilicon/SiO_2 interface. |
| キーワード(和) | |
| キーワード(英) | Gate oxide degradation / carrier separation method / valence hole tunneling current |
| 資料番号 | ED2001-63,SDM2001-70 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2001/6/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A Thorough Study of Thin Gate Oxide Degradation during Fabrication of Advanced CMOSFET's |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / Gate oxide degradation |
| 第 1 著者 氏名（和/英） | / Jae-Sung Lee |
| 第 1 著者 所属（和/英） | Dept.of Computer & Communication Eng.Uiduk University |
| 発表年月日 | 2001/6/28 |
| 資料番号 | ED2001-63,SDM2001-70 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 163 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |