講演名 | 2001/4/12 Cat-CVD法によるTFT作製 坂井 全弘, 堤 隆之, 増田 淳, 松村 英樹, |
|
---|---|---|
PDFダウンロードページ | PDFダウンロードページへ | |
抄録(和) | 触媒化学気相成長(Cat-CVD)法により作製されたSiN_x, a-Si:H, n^+-a-Si:H膜によりボトムゲート型薄膜トランジスタ(TFT)を作製した。a-Si:Hは,製膜速度1.9nm s^<-1>で高速堆積され,かつ,ESRによるspin密度は,1.6×10^<16>cm^<-3>に抑えられた。TFTは,特性が低下し易いチャネルエッチ法で作製されたにもかかわらず,飽和領域で電界効果移動度0.85cm^2V^<-1>s<-1>を示した。また,有機ELへの適用で重要なTFTの信頼性に関し,SiO_2をゲート絶縁膜としたサンプルを用いて,ストレス耐性を評価したところ,V_ | のシフトが1V以下という良好な結果を得た。 |
抄録(英) | We have developed amorphous silicon thin-film transistors (TFT's) by the catalytic chemical vapor deposition (Cat-CVD) method. The amorphous silicon films deposited at a high rate (1.9 nm s^<-1>) show low spin density (1.6×10^<16>cm^<-3>) measured by electron spin resonance. TFT's, with a field effect mobility about 0.85 cm^2V^<-1>s^<-1>, are obtained with the gate SiN_x and phosphorous-doped amorphous silicon layers also fabricated by Cat-CVD even when the TFT's are fabricated by back channel etching process. The bias stress test has been performed on the TFT samples with SiO_2 as gate dielectric. The stress tolerance is very high, showing that the TFT's are suitable for operating the organic electroluminescence displays. | |
キーワード(和) | 触媒CVD(Cat-CVD,ホットワイアCVD) / アモルファスシリコン / 高速堆積 / 薄膜トランジスタ(TFT) | |
キーワード(英) | catalytic CVD (Cat-CVD, hot-wire CVD) / amorphous silicon / high rate deposition / thin-film transistor | |
資料番号 | ED2001-5,SDM2001-5 | |
発行日 |
研究会情報 | |
研究会 | SDM |
---|---|
開催期間 | 2001/4/12(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Silicon Device and Materials (SDM) |
---|---|
本文の言語 | JPN |
タイトル(和) | Cat-CVD法によるTFT作製 |
サブタイトル(和) | |
タイトル(英) | Thin-Film Transistors Fabricated by Catalytic Chemical Vapor Deposition Method |
サブタイトル(和) | |
キーワード(1)(和/英) | 触媒CVD(Cat-CVD,ホットワイアCVD) / catalytic CVD (Cat-CVD, hot-wire CVD) |
キーワード(2)(和/英) | アモルファスシリコン / amorphous silicon |
キーワード(3)(和/英) | 高速堆積 / high rate deposition |
キーワード(4)(和/英) | 薄膜トランジスタ(TFT) / thin-film transistor |
第 1 著者 氏名(和/英) | 坂井 全弘 / Masahiro Sakai |
第 1 著者 所属(和/英) | 北陸先端科学技術大学院大学・材料科学研究科 JAIST(Japan Advanced Institute of Science and Technology) |
第 2 著者 氏名(和/英) | 堤 隆之 / Takayuki Tsutsumi |
第 2 著者 所属(和/英) | 北陸先端科学技術大学院大学・材料科学研究科 JAIST(Japan Advanced Institute of Science and Technology) |
第 3 著者 氏名(和/英) | 増田 淳 / Atsushi Masuda |
第 3 著者 所属(和/英) | 北陸先端科学技術大学院大学・材料科学研究科 JAIST(Japan Advanced Institute of Science and Technology) |
第 4 著者 氏名(和/英) | 松村 英樹 / Hideki Matsumura |
第 4 著者 所属(和/英) | 北陸先端科学技術大学院大学・材料科学研究科 JAIST(Japan Advanced Institute of Science and Technology) |
発表年月日 | 2001/4/12 |
資料番号 | ED2001-5,SDM2001-5 |
巻番号(vol) | vol.101 |
号番号(no) | 16 |
ページ範囲 | pp.- |
ページ数 | 5 |
発行日 |