| 講演名 | 2001/3/5 エピタキシャルゲート構造を有する強誘電体ゲートFETの試作と電気特性 右田 真司, 坂巻 和男, 熊 四輩, 太田 裕之, 垂井 康夫, 酒井 滋樹, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 絶縁体・強誘電体がエピタキシャル成長したゲート構造を有する強誘電体ゲートFETを作製した。パルスレーザー堆積法を用いてSrTiO_3/Ce_<0.12>Zr_<0.88>O_2複合絶縁層および強誘電体SrBi_2Ta_2O_9を順にSi(001)基板上に成長し、SrBi_2Ta_2O_9膜のc軸が基板鉛直方位から45°傾斜したエピタキシャル成長に成功した。ダイオード構造のC-V特性において強誘電体の残留分極によるメモリ特性を観測し、10日間以上にわたるデータ保持特性を確認した。FET構造のI_d-V_g特性においても5桁以上のドレイン電流ON/OFF比とメモリ特性を得ており、2時間以上のデータ保持特性を確認した。 |
| 抄録(英) | An epitaxially stacked gate structure is formed by a pulsed laser deposition method and applied to the ferroelectric-gate FET memory. A ferroelectric SrBi_2Ta_2O_9 film on Si(001) via insulating SrTiO_3/Ce_<0.12>Zr_<0.88>O_2 layers is grown in an epitaxial manner with its c-axis inclined 45° to the substrate normal. Electrical measurements for the MFIS diode show memory property caused by the reinanent polarization of the ferroelectric and retention time longer than 10 days. Memory property is also confirmed in an MFIS-FET with retention time longer than 2 hours. |
| キーワード(和) | 強誘電体 / トランジスタ / メモリ / エピタキシ / シリコン |
| キーワード(英) | ferroelectric / transistor / memory / epitaxy / silicon |
| 資料番号 | SDM2000-234 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2001/3/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | エピタキシャルゲート構造を有する強誘電体ゲートFETの試作と電気特性 |
| サブタイトル（和） | |
| タイトル（英） | Fabrication and Electrical Properties of Ferroelectric-gate FET with Epitaxial Gate Structure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 強誘電体 / ferroelectric |
| キーワード(2)（和/英） | トランジスタ / transistor |
| キーワード(3)（和/英） | メモリ / memory |
| キーワード(4)（和/英） | エピタキシ / epitaxy |
| キーワード(5)（和/英） | シリコン / silicon |
| 第 1 著者 氏名（和/英） | 右田 真司 / S. Migita |
| 第 1 著者 所属（和/英） | 電子技術総合研究所 Electrotechnical Laboratory |
| 第 2 著者 氏名（和/英） | 坂巻 和男 / K. Sakamaki |
| 第 2 著者 所属（和/英） | 日本プレシジョンサーキッツ(株) Nippon Precision Circuits Inc. |
| 第 3 著者 氏名（和/英） | 熊 四輩 / S.-B. Xiong |
| 第 3 著者 所属（和/英） | 電子技術総合研究所 Electrotechnical Laboratory |
| 第 4 著者 氏名（和/英） | 太田 裕之 / H. Ota |
| 第 4 著者 所属（和/英） | 電子技術総合研究所 Electrotechnical Laboratory |
| 第 5 著者 氏名（和/英） | 垂井 康夫 / Y. Tarui |
| 第 5 著者 所属（和/英） | 電子技術総合研究所 Electrotechnical Laboratory |
| 第 6 著者 氏名（和/英） | 酒井 滋樹 / S. Sakai |
| 第 6 著者 所属（和/英） | 電子技術総合研究所 Electrotechnical Laboratory |
| 発表年月日 | 2001/3/5 |
| 資料番号 | SDM2000-234 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 652 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |