講演名 2001/2/22
単電子パストランジスタ論理を用いた半加算器動作の実証
小野 行徳, 高橋 庸夫,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 単電子パストランジスタ論理の要素回路をSOI基板上に作製した。作製した要素回路は、それぞれ独立した入力ゲートを持つ、ほぼ等価な2個の単電子トランジスタより構成される。単電子トランジスタのソースドレイン電極にパス信号を、ゲートに相補信号を入力することにより、半加算器動作を含む基本論理演算動作を25Kの温度で実行した。これは、単電子トランジスタによる算術演算動作を実証するものである。
抄録(英) An elemental circuit for single-electron pass-transistor logic is fabricated on a silicon-on-insulator substrate. The circuit consists of two nearly-identical single-electron transistors, each with an individual input gate. By inputting pass signals to the sources and complementary signals to the gates, basic logic operations, including half sum and carry out of the half adder, are successfully achieved at 25 K. This is an experimental demonstration of an arithmetic operation by single-electron transistors.
キーワード(和) 単電子トンネリング / クーロンブロッケード / SOI / 加算器 / 酸化
キーワード(英) single electron tunneling / Coulomb blockade / SOI / adder / oxidation
資料番号 ED2000-261,SDM2000-215
発行日

研究会情報
研究会 SDM
開催期間 2001/2/22(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 JPN
タイトル(和) 単電子パストランジスタ論理を用いた半加算器動作の実証
サブタイトル(和)
タイトル(英) Half-Adder Operation based on Single-Electron Pass-Transistor Logic
サブタイトル(和)
キーワード(1)(和/英) 単電子トンネリング / single electron tunneling
キーワード(2)(和/英) クーロンブロッケード / Coulomb blockade
キーワード(3)(和/英) SOI / SOI
キーワード(4)(和/英) 加算器 / adder
キーワード(5)(和/英) 酸化 / oxidation
第 1 著者 氏名(和/英) 小野 行徳 / Y. Ono
第 1 著者 所属(和/英) NTT物性科学基礎研究所
NTT Basic Research Laboratories
第 2 著者 氏名(和/英) 高橋 庸夫 / Y. Takahashi
第 2 著者 所属(和/英) NTT物性科学基礎研究所
NTT Basic Research Laboratories
発表年月日 2001/2/22
資料番号 ED2000-261,SDM2000-215
巻番号(vol) vol.100
号番号(no) 644
ページ範囲 pp.-
ページ数 6
発行日