| 講演名 | 2000/6/21 ED2000-59 / SDM2000-59 Calculation of Electrical Transport Properties for Novel Single Gated Single Electron Transistors , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | We present a simulation of a novel single electron transistor (SET) on silicon-on-insulator (SOI) substrate, having a single gate. The proposed structure is identical to the lightly doped drain (LDD) MOSFETs, with the exception of no-doped LDD region. By applying a gate voltage, a Coulomb island is formed under the gate and the region beneath the sidewall spacer acts as a tunnel barrier. Considering tunnel resistances and barrier heights, we optimized the channel doping concentration and length of sidewall spacer at 3×10^<18> / cm^3, 15nm respectively. Simulation results show that the total capacitance of the SET is about 1.732aF, with the gate length of 10nm. Because of its simple structure, it is suitable for fabricating integrated circuits. |
| キーワード(和) | |
| キーワード(英) | SET / Coulomb oscillation / Coulomb blockade / LDD MOSFET |
| 資料番号 | ED2000-59,SDM2000-59 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2000/6/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | ED2000-59 / SDM2000-59 Calculation of Electrical Transport Properties for Novel Single Gated Single Electron Transistors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / SET |
| 第 1 著者 氏名（和/英） | / Bong-Hoon Lee |
| 第 1 著者 所属（和/英） | Department of Electrical and Electronic Engineering Pohang University of Science and Technology |
| 発表年月日 | 2000/6/21 |
| 資料番号 | ED2000-59,SDM2000-59 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 150 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |