講演名 2000/6/21
ED2000-53 / SDM2000-53 A Novel Integration Technology for Gigabit DRAM with 0.115μm Design Rule
,
PDFダウンロードページ PDFダウンロードページへ
抄録(和)
抄録(英) A novel integration technology employing selective-epitaxial plug scheme prior to ILD1 and Pre-Poly Plug scheme for storage node contacts prior to ILD2 has been tested using E-Beam direct-writing tool. Shallow trench isolation and MIM capacitor scheme were adopted. Epi-Si plug selectively grown on active open areas reduce the contact resistance and improves its uniformity compared to conventional poly plug. Pre-poly-plug scheme for storage node contacts before ILD2 gapfill under COB type capacitor will have advantages in less thermal budget in ILD2 gapfill and reduced bitline capacitance.
キーワード(和)
キーワード(英) Si Epi Plug / Pre Poly Plug / Contact resistance / Thermal budget
資料番号 ED2000-53,SDM2000-53
発行日

研究会情報
研究会 SDM
開催期間 2000/6/21(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 ENG
タイトル(和)
サブタイトル(和)
タイトル(英) ED2000-53 / SDM2000-53 A Novel Integration Technology for Gigabit DRAM with 0.115μm Design Rule
サブタイトル(和)
キーワード(1)(和/英) / Si Epi Plug
第 1 著者 氏名(和/英) / Hyunpil Noh
第 1 著者 所属(和/英)
Hyundai Microelectronics Co, LTD.
発表年月日 2000/6/21
資料番号 ED2000-53,SDM2000-53
巻番号(vol) vol.100
号番号(no) 150
ページ範囲 pp.-
ページ数 5
発行日