講演名 | 2000/1/21 高速、低消費電力、高信頼ULSIの設計手法 渡辺 重佳, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 3GHz動作の組み込み用MPUをモチーフとしてサブ0.1umのデザインルールを用いたULSIの設計手法について述べた。この世代では動作時の消費電力を低減するための低消費電力技術、主に配線のRC遅延時間を低減する事を主眼とした高速技術、配線のエレクトロマイグレーション耐性を考慮した高信頼性技術が必要不可欠となる。 |
抄録(英) | Design method for 3GHz embedded processor with sub-0.1um design rule has been developed. For realizing this performance, the reduction of the active power, reduction of RC delay time of the wiring, and the improvement of the reliability of the wiring are the key issues. |
キーワード(和) | GHz動作 / 組み込みMPU / サブ0.1umルール / システムLSI |
キーワード(英) | GHz operation / embedded MPU / sub-0.1um rule / SOC |
資料番号 | SDM99-182 |
発行日 |
研究会情報 | |
研究会 | SDM |
---|---|
開催期間 | 2000/1/21(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Silicon Device and Materials (SDM) |
---|---|
本文の言語 | JPN |
タイトル(和) | 高速、低消費電力、高信頼ULSIの設計手法 |
サブタイトル(和) | |
タイトル(英) | High speed, low power and highly reliable sub-0.1um ULSI |
サブタイトル(和) | |
キーワード(1)(和/英) | GHz動作 / GHz operation |
キーワード(2)(和/英) | 組み込みMPU / embedded MPU |
キーワード(3)(和/英) | サブ0.1umルール / sub-0.1um rule |
キーワード(4)(和/英) | システムLSI / SOC |
第 1 著者 氏名(和/英) | 渡辺 重佳 / Shigeyoshi Watanabe |
第 1 著者 所属(和/英) | (株)東芝 技術企画室 Technology Planning Division, Toshiba Corporation |
発表年月日 | 2000/1/21 |
資料番号 | SDM99-182 |
巻番号(vol) | vol.99 |
号番号(no) | 579 |
ページ範囲 | pp.- |
ページ数 | 7 |
発行日 |