| 講演名 | 1994/12/16 Ta_2O_5キャパシタを搭載したDRAM用の低温プロセス 坂尾 眞人, 高石 芳宏, 神山 聡, 鈴木 博, 渡辺 啓仁, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | Ta_2O_5キャパシタを搭載したDRAM用に層間膜平坦化およびコンタクト形成を低温で行なうプロセス技術を開発した。この低温プロセスのキャパシタ形成後の最高温度は500℃である。そのため、850℃の高温プロセスを用いた場合に比べ、Ta_2O_5膜のリーク電流を約4桁低減できる。酸化膜換算膜厚2.5nmのTa_2O_5キャパシタを用いたテストメモリデバイスをこの低温プロセスで作製することにより、高温プロセスの場合に比べ保持時間を10倍に改善した。 |
| 抄録(英) | A low-temperature process technology,which consists of interlayer planarization and contact formation,has been developed for Ta_2O_5 capacitor DRAMs.The maximum process temperature after capacitor formation is restricted to 500℃.This low-temperature pro cess can reduce the capacitor leakage current by approximately four orders of magnitude in comparison with conventional high- temperature processes.A ten times improvement in dataretention time has been verified in an experimental DRAM device with 2.5nm Ta_2O_5 capacitors using the low-temperature process. |
| キーワード(和) | DRAM / Ta_2O_5 / リーク電流 / 低温 / 平坦化 / コンタクト |
| キーワード(英) | DRAM / Ta_2O_5 / leakage current / low-temperature / planarization / contact |
| 資料番号 | SDM94-171,ICD94-174 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1994/12/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Ta_2O_5キャパシタを搭載したDRAM用の低温プロセス |
| サブタイトル（和） | |
| タイトル（英） | Low-Temperature Process for Ta_2O_5 Capacitor DRAMs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DRAM / DRAM |
| キーワード(2)（和/英） | Ta_2O_5 / Ta_2O_5 |
| キーワード(3)（和/英） | リーク電流 / leakage current |
| キーワード(4)（和/英） | 低温 / low-temperature |
| キーワード(5)（和/英） | 平坦化 / planarization |
| キーワード(6)（和/英） | コンタクト / contact |
| 第 1 著者 氏名（和/英） | 坂尾 眞人 / Masato Sakao |
| 第 1 著者 所属（和/英） | 日本電気ULSIデバイス開発研究所 ULSI Device Development Laboratories,NEC corp. |
| 第 2 著者 氏名（和/英） | 高石 芳宏 / Yoshihiro Takaishi |
| 第 2 著者 所属（和/英） | 日本電気ULSIデバイス開発研究所 ULSI Device Development Laboratories,NEC corp. |
| 第 3 著者 氏名（和/英） | 神山 聡 / Satoshi Kamiyama |
| 第 3 著者 所属（和/英） | 日本電気ULSIデバイス開発研究所 ULSI Device Development Laboratories,NEC corp. |
| 第 4 著者 氏名（和/英） | 鈴木 博 / Hiroshi Suzuki |
| 第 4 著者 所属（和/英） | 日本電気ULSIデバイス開発研究所 ULSI Device Development Laboratories,NEC corp. |
| 第 5 著者 氏名（和/英） | 渡辺 啓仁 / Hirohito Watanabe |
| 第 5 著者 所属（和/英） | 日本電気ULSIデバイス開発研究所 ULSI Device Development Laboratories,NEC corp. |
| 発表年月日 | 1994/12/16 |
| 資料番号 | SDM94-171,ICD94-174 |
| 巻番号（vol） | vol.94 |
| 号番号（no） | 407 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |