講演名 | 1994/11/25 光CVD法によるシリコン窒化膜の熱アニール効果 出口 泰, 大西 理雄, 高橋 芳浩, 大西 一功, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 低温成膜法である光CVD法を用いてシリコン窒化膜を作製し、窒化後のアニール(PNA)及び、電極形成後のアニール(PMA)の効果について評価検討を行った。堆積温度は300℃であり、アニール温度は、400℃~800℃とした。XPSにより膜の組成分析を行った結果、組成比N, Siは約0.9となり酸素が約4at%混入していることが分かり、またアニールを行うことによるSi、N、Oの組成変化は認められなかった。C-V測定により捕獲電荷や界面準位密度を評価した結果、400℃のPNAにより捕獲電荷が最小となり、良好な界面特性が得られた。800℃のPNAでは水素脱離に起因するトラップおよび界面準位密度の増加が見られた。またPMAを400℃で行うことでさらに界面特性が改善された。このPMA効果は電極であるA1の熱膨張によるストレスの変化によるものと考えられる。 |
抄録(英) | We evaluated the post nitridation annealing (PNA) effect and post metallization annealing (PMA) effect of SiN film deposited by photo-CVD.We deposited SiN film at 300℃,and then annealed it betwe en 400℃ and 800℃.X-ray photoelectron spectroscopy measurments sho wed the N, Si ratio of Si N film was 0.9 and it contained oxygen atom 4(at%) in it.We could not find any change of composition ratio of Si,N and 0 by thermal annealing.According to C-V measurments,traped charge and Dit be come smallest after PNA at 400℃.They increased after PNA at 800℃ due to releasing hydrogen i n the film.Further Dit after PMA at 400℃ was smaller than that of PNA at 400℃.We conclude that PMA ef fect was due to change of Si-S iN surface stress depend on thermal expansion rate of gate electrode. |
キーワード(和) | 光CVD / シリコン窒化膜 / PNA / PMA / 捕獲電荷 / 界面準位密度 |
キーワード(英) | Photo-CVD / SiN film / PNA / PMA / Traped charge / Density of interface trap |
資料番号 | SDM94-148 |
発行日 |
研究会情報 | |
研究会 | SDM |
---|---|
開催期間 | 1994/11/25(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Silicon Device and Materials (SDM) |
---|---|
本文の言語 | JPN |
タイトル(和) | 光CVD法によるシリコン窒化膜の熱アニール効果 |
サブタイトル(和) | |
タイトル(英) | Thermal Annealing Effect of Silicon Nitride Film Deposited by Photo-CVD |
サブタイトル(和) | |
キーワード(1)(和/英) | 光CVD / Photo-CVD |
キーワード(2)(和/英) | シリコン窒化膜 / SiN film |
キーワード(3)(和/英) | PNA / PNA |
キーワード(4)(和/英) | PMA / PMA |
キーワード(5)(和/英) | 捕獲電荷 / Traped charge |
キーワード(6)(和/英) | 界面準位密度 / Density of interface trap |
第 1 著者 氏名(和/英) | 出口 泰 / Yasushi Deguchi |
第 1 著者 所属(和/英) | 日本大学理工学部電子工学科 Department of Electronic Engineering,College of Science & Technology,Nihon University |
第 2 著者 氏名(和/英) | 大西 理雄 / Michio Ohnishi |
第 2 著者 所属(和/英) | 日本大学理工学部電子工学科 Department of Electronic Engineering,College of Science & Technology,Nihon University |
第 3 著者 氏名(和/英) | 高橋 芳浩 / Yoshihiro Takahashi |
第 3 著者 所属(和/英) | 日本大学理工学部電子工学科 Department of Electronic Engineering,College of Science & Technology,Nihon University |
第 4 著者 氏名(和/英) | 大西 一功 / Kazunori Ohnishi |
第 4 著者 所属(和/英) | 日本大学理工学部電子工学科 Department of Electronic Engineering,College of Science & Technology,Nihon University |
発表年月日 | 1994/11/25 |
資料番号 | SDM94-148 |
巻番号(vol) | vol.94 |
号番号(no) | 367 |
ページ範囲 | pp.- |
ページ数 | 7 |
発行日 |