講演名 1994/5/27
ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
竹島 俊夫, 菅原 寛, 高田 弘, 久宗 義明, 金森 宏治, 岡澤 武, 室谷 樹徳, 佐々木 勇男,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) ビット線をダイナミックラッチとして用いる書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリを開発した。アクセス時間50ns、256b単位の消去, 書込みを階層化ワード線/ビット線構造とダイナミックビット線ラッチ(DBL)書込み方式により実現した。0.4μmCMOS技術を用い、チップサイズは19.3×13.3mmである。
抄録(英) A 3.3 V single power-supply 64M bit flash memory has been developed by using 0.4 ym CMOS technology.50 ns access time and 256-bit erase, programming unitcapacity have been achieved by using hierarchical word-line and bit-line structure.Dynamic Bit- line Latch(DBL)programming scheme,which enables 256 bit simultaneous programming,has been developed.The chip measures 19.3 mm by 13.3 mm.
キーワード(和) フラッシュメモリ / 64Mビット / 並列書込み / データレジスタ / 階層化構造
キーワード(英) flash memory / 64M bit / multi-bit programming / data register / hierarchical structure
資料番号 SDM94-29,ICD94-40
発行日

研究会情報
研究会 SDM
開催期間 1994/5/27(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 JPN
タイトル(和) ダイナミックビット線ラッチ(DBL)書込み機能を搭載した3.3V単一電源64Mbフラッシュメモリ
サブタイトル(和)
タイトル(英) 3.3V single power-supply 64Mb-flash memory with dynamic bit- latch(DBL) programming scheme
サブタイトル(和)
キーワード(1)(和/英) フラッシュメモリ / flash memory
キーワード(2)(和/英) 64Mビット / 64M bit
キーワード(3)(和/英) 並列書込み / multi-bit programming
キーワード(4)(和/英) データレジスタ / data register
キーワード(5)(和/英) 階層化構造 / hierarchical structure
第 1 著者 氏名(和/英) 竹島 俊夫 / Toshio Takeshima
第 1 著者 所属(和/英) NEC
NEC
第 2 著者 氏名(和/英) 菅原 寛 / Hiroshi Sugawara
第 2 著者 所属(和/英) NEC
NEC
第 3 著者 氏名(和/英) 高田 弘 / Hiroshi Takada
第 3 著者 所属(和/英) NEC
NEC
第 4 著者 氏名(和/英) 久宗 義明 / Yoshiaki Hisamune
第 4 著者 所属(和/英) NEC
NEC
第 5 著者 氏名(和/英) 金森 宏治 / Kohji Kanamori
第 5 著者 所属(和/英) NEC
NEC
第 6 著者 氏名(和/英) 岡澤 武 / Takeshi Okazawa
第 6 著者 所属(和/英) NEC
NEC
第 7 著者 氏名(和/英) 室谷 樹徳 / Tatsunori Murotani
第 7 著者 所属(和/英) NEC
NEC
第 8 著者 氏名(和/英) 佐々木 勇男 / Isao Sasaki
第 8 著者 所属(和/英) NEC
NEC
発表年月日 1994/5/27
資料番号 SDM94-29,ICD94-40
巻番号(vol) vol.94
号番号(no) 73
ページ範囲 pp.-
ページ数 6
発行日