| 講演名 | 1994/5/27 昇圧センスグランド方式を採用した256Mbit DRAM 冨嶋 茂樹, 朝倉 幹雄, 築出 正樹, 鶴田 孝弘, 有本 和民, 藤島 一康, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | DRAMメモリセルのリフレッシュ特性を左右する要因として、2つのリーク経路がある。従来のセンス方式では、一方を改善すれば他方が悪化し、それぞれの改善策は両立しない。そこで、これらのリークを一度に両方改善できる回路技術として、昇圧センスグランド(BSG)方式を採用した。リフレッシュ時間を測定した結果、ファーストフェイルのビットが現われるまでの時間は、従来方式と比べてBSG方式の方が2倍改善する効果を確認した。また、ビット線ペアの電位差が1Vとなるまでのセンス時間は従来方式より1.2ns高速であることが確認できた。次に、チップサイズを消減するため、階層ビット線構成を256Mbit DRAMに適用し、センスアンプの数を従来メモリアレイ構成の4分の1に減らした。よって、0.6μmX1.2μmのセルサイズで13.32mmX22.84mmという小さなチップサイズを実現した。 |
| 抄録(英) | This papaer discribes two circuit technologies for high density 256Mbit DRAM.The first technology is the Boosted Sense Ground(BSG) sheme in order to improve the characteristic of a data retention. With using this sheme,the sensing time is 1.2ns fater than the conventional sheme.And more the refresh period till the first fail- bit appears becomes 2 times longer than conventional sheme.Next, the second technology is the hierarchical bit-line architecture in order to reduse the number of the sense amplifier.Utilizing this technology,we could realize 256Mbit DRAM with a small chip size 304mm^2. |
| キーワード(和) | DRAM / 昇圧センスグランド / 階層ビット線 |
| キーワード(英) | DRAM / Boosted Sense Ground / Hierarchical Bit-line |
| 資料番号 | SDM94-24,ICD94-35 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1994/5/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 昇圧センスグランド方式を採用した256Mbit DRAM |
| サブタイトル（和） | |
| タイトル（英） | 256Mbit DRAM with Boosted Sense Ground |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DRAM / DRAM |
| キーワード(2)（和/英） | 昇圧センスグランド / Boosted Sense Ground |
| キーワード(3)（和/英） | 階層ビット線 / Hierarchical Bit-line |
| 第 1 著者 氏名（和/英） | 冨嶋 茂樹 / Shigeki Tomishima |
| 第 1 著者 所属（和/英） | 三菱電機ULSI開発研究所 ULSI Laboratory,Mitsubishi Electric Corporation |
| 第 2 著者 氏名（和/英） | 朝倉 幹雄 / Mikio Asakura |
| 第 2 著者 所属（和/英） | 三菱電機ULSI開発研究所 ULSI Laboratory,Mitsubishi Electric Corporation |
| 第 3 著者 氏名（和/英） | 築出 正樹 / Masaki Tsukude |
| 第 3 著者 所属（和/英） | 三菱電機ULSI開発研究所 ULSI Laboratory,Mitsubishi Electric Corporation |
| 第 4 著者 氏名（和/英） | 鶴田 孝弘 / Takahiro Tsuruda |
| 第 4 著者 所属（和/英） | 三菱電機ULSI開発研究所 ULSI Laboratory,Mitsubishi Electric Corporation |
| 第 5 著者 氏名（和/英） | 有本 和民 / Kazutami Arimoto |
| 第 5 著者 所属（和/英） | 三菱電機ULSI開発研究所 ULSI Laboratory,Mitsubishi Electric Corporation |
| 第 6 著者 氏名（和/英） | 藤島 一康 / Kazuyasu Fujishima |
| 第 6 著者 所属（和/英） | 三菱電機北伊丹製作所 Kitaitami Works,Mitsubishi Electric Corporation |
| 発表年月日 | 1994/5/27 |
| 資料番号 | SDM94-24,ICD94-35 |
| 巻番号（vol） | vol.94 |
| 号番号（no） | 73 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |