| 講演名 | 1998/10/22 基板抵抗網モデルの抽出 木村 智寿, 奥村 万規子, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | レイアウトデータを参照して抽出用データを生成し、抽出用ルールに必要な事項を書き加えることにより、レイアウトCADに備わる素子抽出機能を利用してサブストレートモデルを抽出し回路シミュレータでの解析を可能とした。本論文ではこの抽出ツールを利用して、様々な構造のプロセスにおけるアイソレーションの効果の評価結果について述べる。さらにテストチップの測定結果とシミュレーション結果の比較検討結果についても述べる。 |
| 抄録(英) | We proposed an extraction method of substrate model. This paper shows the isolation effects of various device structures using this extraction tool. And this paper reports about comparison examination between the measured data of test chip and the simulated result. |
| キーワード(和) | サブストレートカップリング / 回路シミュレーション / アイソレーション対策 / レイアウトCAD / 素子抽出 |
| キーワード(英) | Substrate Coupling / Circuit Simulation / Isolation / Layout CAD / Extraction |
| 資料番号 | VLD98-83,ED98-108,SDM98-144,ICD98-214 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1998/10/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 基板抵抗網モデルの抽出 |
| サブタイトル（和） | |
| タイトル（英） | An Extraction of Substrate Model |
| サブタイトル（和） | |
| キーワード(1)（和/英） | サブストレートカップリング / Substrate Coupling |
| キーワード(2)（和/英） | 回路シミュレーション / Circuit Simulation |
| キーワード(3)（和/英） | アイソレーション対策 / Isolation |
| キーワード(4)（和/英） | レイアウトCAD / Layout CAD |
| キーワード(5)（和/英） | 素子抽出 / Extraction |
| 第 1 著者 氏名（和/英） | 木村 智寿 / Tomohisa KIMURA |
| 第 1 著者 所属（和/英） | 東芝研究開発センター情報・通信システム研究所 Toshiba R&D Center |
| 第 2 著者 氏名（和/英） | 奥村 万規子 / Makiko OKUMURA |
| 第 2 著者 所属（和/英） | 東芝研究開発センター情報・通信システム研究所 Toshiba R&D Center |
| 発表年月日 | 1998/10/22 |
| 資料番号 | VLD98-83,ED98-108,SDM98-144,ICD98-214 |
| 巻番号（vol） | vol.98 |
| 号番号（no） | 349 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |