講演名 1998/4/24
サブ-100ナノメータ垂直MOSトランジスタ
バルター ハンシュ,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 光リソグラフィーを用いた、サブ-100ナノメータ垂直MOSトランジスタの製作について述べた。プレーナドープ障壁垂直MOSトランジスタを用いることにより、アバランシェ抑制、電流、速度などが顕著に改善された。デルタド-ピングによる電界制御により、キャリア速度オーバーシュートおよび速度分布のマックスウェル分布からガウス分布への変化が起こる。また低温におけるキャリア密度の量子化モデルを提案した。歩留りは70%、リーク電流、しきい値電圧および伝達コンダクタンスのばらつき(σ)は、チップ上で3%、ウェーハ間で10%であった。
抄録(英) The fabrication of vertical sub-100nm MOSFETs by using optical lithography is demonstrated.Significant improvements in terms of avalanche suppression, current and speed are achievable in such MOSFETs by employing a planar-doped barrier MOSFET(PDBFET).The tailoring of electric fields by delta-doping leads to the realization of carrier velocity overshoot, a change in velocity distribution from Maxwellian to Gaussian and a proposed model of carrier density quantization at low temperatures.Yield of about 70% and reproducibility of fabricated devices in terms of leakage current, threshold voltage and transconductance of about σ~3% on chips and 10% over the wafer are observed.
キーワード(和) サブ-100ナノメータ垂直トランジスタ / 速度オーバーシュート / アバランシェ抑制 / キャリア密度量子化 / 歩留り
キーワード(英) Vertical sub-100nm MOSFETs / velocity overshoot / avalanche suppression / carrier density quantization / yield
資料番号
発行日

研究会情報
研究会 SDM
開催期間 1998/4/24(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 ENG
タイトル(和) サブ-100ナノメータ垂直MOSトランジスタ
サブタイトル(和)
タイトル(英) Vertical Sub-100nm MOSFETs
サブタイトル(和)
キーワード(1)(和/英) サブ-100ナノメータ垂直トランジスタ / Vertical sub-100nm MOSFETs
キーワード(2)(和/英) 速度オーバーシュート / velocity overshoot
キーワード(3)(和/英) アバランシェ抑制 / avalanche suppression
キーワード(4)(和/英) キャリア密度量子化 / carrier density quantization
キーワード(5)(和/英) 歩留り / yield
第 1 著者 氏名(和/英) バルター ハンシュ / Hansch W
第 1 著者 所属(和/英) 広島大学ナノデバイス・システム研究センター
Research Center for Nanodevices and Systems Hiroshima University
発表年月日 1998/4/24
資料番号
巻番号(vol) vol.98
号番号(no) 31
ページ範囲 pp.-
ページ数 8
発行日