講演名 1998/4/23
128Mbit単一電子メモリ
石井 智之, 矢野 和男, 佐野 聡明, 峰 利之, 村井 二三夫, 久禮 得男, 関 浩一,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 大規模集積時のデバイス、回路技術の基礎技術開発を目的として128Mbit単一電子メモリチップを試作した。メモリセルは多結晶シリコンベースの単一電子メモリの構造自由度を利用し、ビット当たり2F^2の小面積である。素子間の特性ばらつきに対する動作の安定性を確保するため、メモリセルリファレンスによる書き込み、読み出しやベリファイ書き込みの周辺回路を用意した。試作結果では歩留まりは悪かったものの基本動作を確認した。
抄録(英) A 128Mb single-electron meory targets minimum-bit-cost technology.The cell has a double stacked structure, in which two cells are integrated in an ideal contact area, 4F^2.The cell-to-cell characteristics variations, the main difficulty in large-scale integration, are compensated with the dummy-cell-referenced verified read/write.
キーワード(和) 単一電子 / メモリチップ / ナノシリコン / ベリファイ / ダミーセル参照
キーワード(英) single-electron / memory-chip / nano-silicon / verify dummy-cell-reference
資料番号
発行日

研究会情報
研究会 SDM
開催期間 1998/4/23(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 JPN
タイトル(和) 128Mbit単一電子メモリ
サブタイトル(和)
タイトル(英) A 128-Mb Single-Electron Memory
サブタイトル(和)
キーワード(1)(和/英) 単一電子 / single-electron
キーワード(2)(和/英) メモリチップ / memory-chip
キーワード(3)(和/英) ナノシリコン / nano-silicon
キーワード(4)(和/英) ベリファイ / verify dummy-cell-reference
キーワード(5)(和/英) ダミーセル参照
第 1 著者 氏名(和/英) 石井 智之 / Tomoyuki Ishii
第 1 著者 所属(和/英) 日立中研
Central Research Laboratory, Hitachi Ltd.
第 2 著者 氏名(和/英) 矢野 和男 / Kazuo Yano
第 2 著者 所属(和/英) 日立中研
Central Research Laboratory, Hitachi Ltd.
第 3 著者 氏名(和/英) 佐野 聡明 / Toshiaki Sano
第 3 著者 所属(和/英) 日立デバイス
Hitachi Device Engineering
第 4 著者 氏名(和/英) 峰 利之 / Toshiyuki Mine
第 4 著者 所属(和/英) 日立中研
Central Research Laboratory, Hitachi Ltd.
第 5 著者 氏名(和/英) 村井 二三夫 / Fumio Murai
第 5 著者 所属(和/英) 日立中研
Central Research Laboratory, Hitachi Ltd.
第 6 著者 氏名(和/英) 久禮 得男 / Tokuo Kure
第 6 著者 所属(和/英) 日立中研
Central Research Laboratory, Hitachi Ltd.
第 7 著者 氏名(和/英) 関 浩一 / Koichi Seki
第 7 著者 所属(和/英) 日立中研
Central Research Laboratory, Hitachi Ltd.
発表年月日 1998/4/23
資料番号
巻番号(vol) vol.98
号番号(no) 30
ページ範囲 pp.-
ページ数 7
発行日