| 講演名 | 1993/11/26 高速メモリーバス用小振幅インターフェース回路の検討 田口 眞男, 江渡 聡, 竹前 義博, 斎藤 精一, 松井 範幸, 高村 茂, 小泉 健夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | SDRAMなどの高速メモリ用入出力回路を検討した。容量性負荷を前提とするTTLインターフェースでは、信号の高速化とともに負荷容量が増大するので、終端抵抗をつけることが100MHz以上の信号伝送には必須である。このため、GTL,CTTなどの提案されている方式を、テストデバイスを作製して実験的に調査した。GTLでは、周波数が高くなるにつれハイレベルが出なくなり、現行規格には問題があることを指摘した。この原因は、整合条件からはずれた部分でおこる信号の反射であることを解明した。これに対し、プッシュ・プル出力回路をもつT-LVTTL方式を提案し、高速信号伝送に適していることを示した。 |
| 抄録(英) | High performance I, O circuits for fast memory devices such as Synchronous DRAM were investigated.For TTL interface,the capacitive loading must increase as the I/O speeds are increased, and signal termination is necessary for signal transmission speeds of over 100MHz.For this reason,industry proposed alternative interface approaches such as GTL and CTT were investigated using experimental test devices.GTL standard was found to have a problem that,as the frequency increases,there is degradation of output high voltage.The problem was traced backed to signal reflection occuring in the region of impedance mismatch.Terminated LVTTL(T- LVTTL)circuit is proposed as an approach more suitable for high speed data transfer. |
| キーワード(和) | インターフェース / 入出力回路 / シンクロナスDRAM |
| キーワード(英) | Interface / I/O Scircuit / Synchronous DRAM |
| 資料番号 | SDM93-149,ICD93-143 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1993/11/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高速メモリーバス用小振幅インターフェース回路の検討 |
| サブタイトル（和） | |
| タイトル（英） | High-Speed,small-amplitude interface circuits for memory bus application |
| サブタイトル（和） | |
| キーワード(1)（和/英） | インターフェース / Interface |
| キーワード(2)（和/英） | 入出力回路 / I/O Scircuit |
| キーワード(3)（和/英） | シンクロナスDRAM / Synchronous DRAM |
| 第 1 著者 氏名（和/英） | 田口 眞男 / Masao Taguchi |
| 第 1 著者 所属（和/英） | 富士通第2LSI設計統括部 Memory LSI Design Division,Fujitsu |
| 第 2 著者 氏名（和/英） | 江渡 聡 / Satoshi Eto |
| 第 2 著者 所属（和/英） | 富士通第2LSI設計統括部 Memory LSI Design Division,Fujitsu |
| 第 3 著者 氏名（和/英） | 竹前 義博 / Yoshihiro Takemae |
| 第 3 著者 所属（和/英） | 富士通第2LSI設計統括部 Memory LSI Design Division,Fujitsu |
| 第 4 著者 氏名（和/英） | 斎藤 精一 / Seiichi Saitoh |
| 第 4 著者 所属（和/英） | 富士通共通技術部 Common Technology Division,Fujitsu |
| 第 5 著者 氏名（和/英） | 松井 範幸 / Noriyuki Matsui |
| 第 5 著者 所属（和/英） | 富士通共通技術部 Common Technology Division,Fujitsu |
| 第 6 著者 氏名（和/英） | 高村 茂 / Shigeru Takamura |
| 第 6 著者 所属（和/英） | 富士通共通技術部 Common Technology Division,Fujitsu |
| 第 7 著者 氏名（和/英） | 小泉 健夫 / Tatsuo Koizumi |
| 第 7 著者 所属（和/英） | 富士通共通技術部 Common Technology Division,Fujitsu |
| 発表年月日 | 1993/11/26 |
| 資料番号 | SDM93-149,ICD93-143 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 349 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |