| 講演名 | 1993/11/26 ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計 小林 和淑, 竹村 秀樹, / 小野寺 秀俊, 田丸 啓吉, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 機能メモリ型並列プロセッサ(Functional Memory type Parallel Processor:FMPP)アーキテクチャとは,メモリの規則的な構造をもちいて,集積回路技術の向上の恩恵を直接受けることのできるプロセッサアーキテクチャである.ビット並列ブロック並列(BPBP)方式は,メモリの数ワードを1つのプロセッサと見ることによって,高並列性・高集積性を同時に実現する.本稿では,BPBP方式のFMPP(BPBP-FMPP)のアーキテクチャを述べ,試作中であるそのプロトタイプチップについて報告する.さらに,BPBP-FMPP上で暗号計算や離散コサイン変換について評価を行なう. |
| 抄録(英) | There has been proposed functionl Memory type Parallel Processor (FMPP) architecture,which receives a direct benefit from the development of the technology of large scale integration with using memory-based simple regular array structure.We have proposed an architecture called bit-parallel block-parallel(BPBP)FMPP.The BPBP FMPP has a large number of "block"s including a few words.A b lock executes some simple operations(addition,or logical operation).Now,we are designing a chip under the BPBP FMPP architecture.In this paper,we describe the BPBP FMPP architecture, some applications,and the chip. |
| キーワード(和) | 機能メモリ / パラレルプロセッサ / SIMD型制御 / 離散コサイン変換 |
| キーワード(英) | Functional Memory / Parallel Processor / SIMD / DCT |
| 資料番号 | SDM93-145,ICD93-139 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1993/11/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計 |
| サブタイトル（和） | |
| タイトル（英） | Design of a Bit-Parallel Block-Parallel Functional Memory Type Parallel Processor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 機能メモリ / Functional Memory |
| キーワード(2)（和/英） | パラレルプロセッサ / Parallel Processor |
| キーワード(3)（和/英） | SIMD型制御 / SIMD |
| キーワード(4)（和/英） | 離散コサイン変換 / DCT |
| 第 1 著者 氏名（和/英） | 小林 和淑 / Kazutoshi Kobayashi |
| 第 1 著者 所属（和/英） | 京都大学工学部電子工学科 Department of Electronics,Faculty of Engineering,Kyoto University |
| 第 2 著者 氏名（和/英） | 竹村 秀樹 / Hideki Takemura |
| 第 2 著者 所属（和/英） | 京都大学工学部電子工学科 Department of Electronics,Faculty of Engineering,Kyoto University |
| 第 3 著者 氏名（和/英） | / 小野寺 秀俊 / Wasarin Jungurradee |
| 第 3 著者 所属（和/英） | 京都大学工学部電子工学科 Department of Electronics,Faculty of Engineering,Kyoto University |
| 第 4 著者 氏名（和/英） | 田丸 啓吉 / Hidetoshi Onodera |
| 第 4 著者 所属（和/英） | 京都大学工学部電子工学科 Department of Electronics,Faculty of Engineering,Kyoto University |
| 発表年月日 | 1993/11/26 |
| 資料番号 | SDM93-145,ICD93-139 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 349 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |