| 講演名 | 1996/3/11 極薄膜MOSFET/SIMOXのソース・ドレイン上に形成したW層の寄生バイポーラ効果への影響 佐藤 康博, 大野 晃計, 土屋 敏章, 小杉 敏彦, 石井 仁, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ソースおよびドレイン上に選択CVDプロセスによリW層を堆積したゲート長0.24μmの極薄膜NMOSFET/SIMOXを作製し、W層が寄生バイポーラ効果の抑制に対して及ぼす影響について調べた。寄生バイポーラ効果の低減には、W層の厚さおよび堆積温度は影響せず、ゲートスペーサ幅が最も影響する。スペーサ幅が0.2μm以下の場合、寄生バイポーラ効果の低減が顕著である。これは拡散現象によリボディ内のホールが引き抜かれたことによる。温度をパラメータとした測定をおこない、100℃においてもW層による寄生バイポーラ効果の抑制が有効であることを示した。 |
| 抄録(英) | Suppression of parasitic bipolar effects in the 0.24-μm-gate ultrathin-film NMOSFETs/SIMOX with tungsten (W)-deposited source/drain are investigated in terms of W-thickness, deposition temperature and gate-spacer width. Suppression effects don't depend on the thickness and the temperature, but largely depend on the spacer width. When the spacer width is designed to be less than 0.2μm, suppression is significant. This is because that excess holes in the body are extracted through a diffusion phenomenon. The suppression effects maintaines even at a high temperature of 100℃. |
| キーワード(和) | SOI / 寄生バイポーラ効果 / W層 / サブスレッショルドストロープ / シングルトランジスタラッチ |
| キーワード(英) | SOI / parasitic bipolar effects / W / subthreshold slope / single-transistor latch |
| 資料番号 | SDM95-266 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1996/3/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 極薄膜MOSFET/SIMOXのソース・ドレイン上に形成したW層の寄生バイポーラ効果への影響 |
| サブタイトル（和） | |
| タイトル（英） | Effect of Tungsten-Deposited Source/Drain on Suppression of Parasitic Bipolar Effects in Ultrathin-Film MOSFETs/SIMOX |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SOI / SOI |
| キーワード(2)（和/英） | 寄生バイポーラ効果 / parasitic bipolar effects |
| キーワード(3)（和/英） | W層 / W |
| キーワード(4)（和/英） | サブスレッショルドストロープ / subthreshold slope |
| キーワード(5)（和/英） | シングルトランジスタラッチ / single-transistor latch |
| 第 1 著者 氏名（和/英） | 佐藤 康博 / Yasuhiro Sato |
| 第 1 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 2 著者 氏名（和/英） | 大野 晃計 / Terukazu Ohno |
| 第 2 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 3 著者 氏名（和/英） | 土屋 敏章 / Toshiaki Tsuchiya |
| 第 3 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 4 著者 氏名（和/英） | 小杉 敏彦 / Toshihiko Kosugi |
| 第 4 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 第 5 著者 氏名（和/英） | 石井 仁 / Hiromu Ishii |
| 第 5 著者 所属（和/英） | NTT LSI研究所 NTT LSI Laboratories |
| 発表年月日 | 1996/3/11 |
| 資料番号 | SDM95-266 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 570 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |