講演名 | 1995/4/21 トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響 牛山 雅弘, 三浦 英生, 八島 秀幸, 足立 哲生, 西本 敏明, 小森 和宏, 加藤 正高, 久米 均, 大路 讓, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | MOSキャパシタのゲート電極上の絶縁膜がトンネル絶縁膜特性の高電界ストレス耐性に及ぼす影響について検討した。電極上のONO(SiO_2/Si_3N_4/SiO_2)膜形成においてSi_3N_4膜を高温酸化する際にトンネル絶縁膜中に電子捕獲中心が生成される。この高温酸化により多結晶シリコン電極中にテンサイルな応力が発生することから、トンネル絶縁膜中の電子捕獲中心の増大はトンネル絶縁膜にテンサイルな応力がかかり,絶縁膜中の結合が切れ易くなったためと考えられる。 |
抄録(英) | We have investigated the effect on the tunnel oxide characteristics of insulator films on the gate electrode. Electron traps are generated in tunnel oxides by high-temperature oxidation of a Si_3N_4 film in an ONO film on the gate electrode. Microscopic Raman spectroscopy and wafer bending showed that the oxidation of the Si_3N_4 film generates stronger tensile stress in poly-Si gate electrode. The stress is thought to weaken the bonds of tunnel oxides, which may generate electron traps. |
キーワード(和) | トンネル絶縁膜 / 電子捕獲中心 / 応力 / ONO膜 / ストレス耐性 |
キーワード(英) | tunnel oxide / electron trap / mechnical stress / ONO film / high-electric field endurance |
資料番号 | |
発行日 |
研究会情報 | |
研究会 | SDM |
---|---|
開催期間 | 1995/4/21(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Silicon Device and Materials (SDM) |
---|---|
本文の言語 | JPN |
タイトル(和) | トンネル絶縁膜特性に及ぼす電極上絶縁膜の影響 |
サブタイトル(和) | |
タイトル(英) | The Effect on the Tunnel Oxide Characteristics of Insulator Films on the Gate Electrode |
サブタイトル(和) | |
キーワード(1)(和/英) | トンネル絶縁膜 / tunnel oxide |
キーワード(2)(和/英) | 電子捕獲中心 / electron trap |
キーワード(3)(和/英) | 応力 / mechnical stress |
キーワード(4)(和/英) | ONO膜 / ONO film |
キーワード(5)(和/英) | ストレス耐性 / high-electric field endurance |
第 1 著者 氏名(和/英) | 牛山 雅弘 / M. Ushiyama |
第 1 著者 所属(和/英) | (株)日立製作所中央研究所-ULSI研究部 Central Research Laboratory, Hitachi Ltd. |
第 2 著者 氏名(和/英) | 三浦 英生 / H. Miura |
第 2 著者 所属(和/英) | (株)日立製作所機械研究所 Mechanical Engineering Research Laboratory, Hitachi Ltd. |
第 3 著者 氏名(和/英) | 八島 秀幸 / H. Yashima |
第 3 著者 所属(和/英) | (株)日立製作所中央研究所-ULSI研究部 Central Research Laboratory, Hitachi Ltd. |
第 4 著者 氏名(和/英) | 足立 哲生 / T. Adachi |
第 4 著者 所属(和/英) | (株)日立製作所半導体事業部 Semiconductor & integrated Circuits Division, Hitachi Ltd. |
第 5 著者 氏名(和/英) | 西本 敏明 / T. Nishimoto |
第 5 著者 所属(和/英) | (株)日立製作所半導体事業部 Semiconductor & integrated Circuits Division, Hitachi Ltd. |
第 6 著者 氏名(和/英) | 小森 和宏 / K. Komori |
第 6 著者 所属(和/英) | (株)日立製作所半導体事業部 Semiconductor & integrated Circuits Division, Hitachi Ltd. |
第 7 著者 氏名(和/英) | 加藤 正高 / M. Katoh |
第 7 著者 所属(和/英) | (株)日立製作所半導体事業部 Semiconductor & integrated Circuits Division, Hitachi Ltd. |
第 8 著者 氏名(和/英) | 久米 均 / H. Kume |
第 8 著者 所属(和/英) | (株)日立製作所中央研究所-ULSI研究部 Central Research Laboratory, Hitachi Ltd. |
第 9 著者 氏名(和/英) | 大路 讓 / Y. Ohji |
第 9 著者 所属(和/英) | (株)日立製作所半導体事業部 Semiconductor & integrated Circuits Division, Hitachi Ltd. |
発表年月日 | 1995/4/21 |
資料番号 | |
巻番号(vol) | vol.95 |
号番号(no) | 10 |
ページ範囲 | pp.- |
ページ数 | 7 |
発行日 |