| 講演名 | 1995/11/21 30ps-120k ゲート内蔵 0.9ns-1.15Mb ECL-CMOS SRAM 山口 邦彦, 日下田 恵一, 宇佐美 正巳, 大林 正幸, 南部 博昭, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | α線耐性の十分な、集積度1.15Mb、アクセス時間0.9nsの超高速・高集積のECL-CMOS SRAMを開発した。このSRAMは遅延時間が30psの120kゲートを内蔵している。テスト容易化と高安定性を確保するために、オンチップテスト回路、メモリセルテスト回路、安定化電流源回路およびα線耐性強化型メモリセルを提案した。これらの新技術の有効性確認のため、0.3-um BiCMOS技術を用いて、大型汎用計算機用のキャッシュSRAMを試作・評価し当初の性能が得られることを確認した。このチップは大型汎用計算機の性能向上に寄与している。以下、このSRAMに用いられている主要回路技術についてその概要をまとめる。 |
| 抄録(英) | A soft-error-immune 0.9ns 1.15Mb ECL-CMOS SRAM with 30-ps 120k logic gates has been developed. To provide good testability, reliability, and stability, on-chip test circuitry, a memory-cell test technique, a highly stable current source, and a soft-error-immune memory cell are proposed. To evaluate these new techniques, this new chip for cache SRAM of mainframe computer was fabricated using 0.3-um BiCMOS technology. This chip contributes in realizing high-performance mainframe computer. |
| キーワード(和) | キャッシュSRAM / オンチップテスト回路 / ECL-CMOS SRAM / α線耐性 |
| キーワード(英) | Cache SRAM / On-chip test / ECL-CMOS SRAM / Soft-error-immune |
| 資料番号 | SDM95-159 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1995/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 30ps-120k ゲート内蔵 0.9ns-1.15Mb ECL-CMOS SRAM |
| サブタイトル（和） | |
| タイトル（英） | A 0.9ns-1.15Mb ECL-CMOS SRAM with 30ps-120k Gates |
| サブタイトル（和） | |
| キーワード(1)（和/英） | キャッシュSRAM / Cache SRAM |
| キーワード(2)（和/英） | オンチップテスト回路 / On-chip test |
| キーワード(3)（和/英） | ECL-CMOS SRAM / ECL-CMOS SRAM |
| キーワード(4)（和/英） | α線耐性 / Soft-error-immune |
| 第 1 著者 氏名（和/英） | 山口 邦彦 / K. Yamaguchi |
| 第 1 著者 所属（和/英） | 日立製作所 デバイス開発センタ Device Development Center Hitachi Ltd. |
| 第 2 著者 氏名（和/英） | 日下田 恵一 / K. Higeta |
| 第 2 著者 所属（和/英） | 日立製作所 デバイス開発センタ Device Development Center Hitachi Ltd. |
| 第 3 著者 氏名（和/英） | 宇佐美 正巳 / M. Usami |
| 第 3 著者 所属（和/英） | 日立製作所 デバイス開発センタ Device Development Center Hitachi Ltd. |
| 第 4 著者 氏名（和/英） | 大林 正幸 / M. Ohhayashi |
| 第 4 著者 所属（和/英） | 日立製作所 デバイス開発センタ Device Development Center Hitachi Ltd. |
| 第 5 著者 氏名（和/英） | 南部 博昭 / H. Nanbu |
| 第 5 著者 所属（和/英） | 日立製作所 中央研究所 Central Research Lab. Hitachi Ltd. |
| 発表年月日 | 1995/11/21 |
| 資料番号 | SDM95-159 |
| 巻番号（vol） | vol.95 |
| 号番号（no） | 379 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |