| 講演名 | 1996/8/22 高速低消費電力SDRAM用容量結合型メモリバス方式 鈴木 利一, 山田 俊郎, 懸 政志, 藤原 淳, 藤田 勉, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | メモリチップ内のデータ転送速度を10GB/sにしてもそれによる消費電力を500mW以下に出来る, 実効的負時間遅延回路を持つ容量結合型メモリバス方式を開発した. この技術によれぱデータパスにおける消費電力を従来の5分の1 (25mW @200MB/s) に, データ転送時間を従来の半分 (0.8ナノ秒) に出来る. また毎秒10GBのデータ転送を行う場合, それによる消費電力を500mW以下にできる. この500mWは, ダイナミックメモリにおけるデータ保持特性を考えたときにほぼ上限となる値である. |
| 抄録(英) | Capacitance coupled Bus (CcBus) with Negative Delay Circuit (NDC) architecture for high speed and low power Synchronous DRAMs (SDRAMs) has been developed. Data path power consumption is reduced to 1/5 (25mW @200MB/s). Transfer delay time is reduced to 1/2 (0.8ns). High band width (10GB/s) and low power (<500mW) can be achieved. This 500mW power consumption / package is an empirical value maintaining data retention time in useful range. This architecture can keep Fill Frequencies (FF) in valuable region in Gbit-SDRAMs. |
| キーワード(和) | DMAM / データ転送 / アクセスタイム / 低消費電力 |
| キーワード(英) | DRAM / Data transfer / Access time / Low power |
| 資料番号 | SDM-96-71,ICD-96-91 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1996/8/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高速低消費電力SDRAM用容量結合型メモリバス方式 |
| サブタイトル（和） | |
| タイトル（英） | Capacitance coupled Bus with Negative Delay Circuit for High speed and Low power Synchronous DRAMs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DMAM / DRAM |
| キーワード(2)（和/英） | データ転送 / Data transfer |
| キーワード(3)（和/英） | アクセスタイム / Access time |
| キーワード(4)（和/英） | 低消費電力 / Low power |
| 第 1 著者 氏名（和/英） | 鈴木 利一 / Toshikazu Suzuki |
| 第 1 著者 所属（和/英） | 松下電子工業(株)メモリ事業部 Memory Division, Matsushita Electronics Corporation |
| 第 2 著者 氏名（和/英） | 山田 俊郎 / Toshio Yamada |
| 第 2 著者 所属（和/英） | 松下電子工業(株)メモリ事業部 Memory Division, Matsushita Electronics Corporation |
| 第 3 著者 氏名（和/英） | 懸 政志 / Masashi Agata |
| 第 3 著者 所属（和/英） | 松下電子工業(株)メモリ事業部 Memory Division, Matsushita Electronics Corporation |
| 第 4 著者 氏名（和/英） | 藤原 淳 / Atsushi Fujiwara |
| 第 4 著者 所属（和/英） | 松下電子工業(株)メモリ事業部 Memory Division, Matsushita Electronics Corporation |
| 第 5 著者 氏名（和/英） | 藤田 勉 / Tsutomu Fujita |
| 第 5 著者 所属（和/英） | 松下電子工業(株)メモリ事業部 Memory Division, Matsushita Electronics Corporation |
| 発表年月日 | 1996/8/22 |
| 資料番号 | SDM-96-71,ICD-96-91 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 225 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |