| 講演名 | 1996/12/6 高圧酸化法によるSTI形成技術の検討 伊藤 眞宏, 山内 美知子, 澤村 健司, 小泉 賢, 長友 良樹, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 高圧酸化とCMPによる平坦化を用いた新しい素子分離法について検討を行った.高圧酸化を用いたL0COS分離法では,従来の常圧の酸化に比べ接合リーク電流を増加させることなくパット酸化膜を薄膜化することが可能であることが判った.これにより,パット酸化膜のパンチスルー現象を抑制することが出来た.しかしながら,LOCOS端部において,酸化膜が急峻に立ち上がる.これを回避するために,CMPによる平坦化を高圧酸化の後に行い,良好な形状を得ることが出来た.本方法を1G^bDRAMのアクティブ形成に応用し,接合リーク電流,MOSFETの諸特性について評価し,適用可能であることが判つた. |
| 抄録(英) | Novel device isolation technique with high-pressure(HP) oxidation combined with chemical mechanical polishing(CMP) planarization has been discussed for 1GbDRAM level devices. It is found that thinner pad oxide can be applied for HP oxidation LOCOS without increasing junction leakage current, because HP oxide has low viscosity. Therefore, the pad oxide punch through phenomenon is prevented using thin pad oxide. However the field oxide was immediately risen up at LOCOS edge. Excellent structure is obtained by planarization with CMP following HP oxidation LOCOS. The isolation technique has been demonstrated, and found to be advantageous for lGbDRAM level devices. |
| キーワード(和) | 素子分離 / 高圧酸化 / LOCOS / CMP / 1GbDRAM |
| キーワード(英) | Device isolation / LQCOS / high-pressure oxidation / CMP / 1GbDRAM |
| 資料番号 | SDM96-168 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1996/12/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高圧酸化法によるSTI形成技術の検討 |
| サブタイトル（和） | |
| タイトル（英） | Study of STI formation using high pressure oxidation technology |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 素子分離 / Device isolation |
| キーワード(2)（和/英） | 高圧酸化 / LQCOS |
| キーワード(3)（和/英） | LOCOS / high-pressure oxidation |
| キーワード(4)（和/英） | CMP / CMP |
| キーワード(5)（和/英） | 1GbDRAM / 1GbDRAM |
| 第 1 著者 氏名（和/英） | 伊藤 眞宏 / M. Itoh |
| 第 1 著者 所属（和/英） | 沖電気工業(株)超LSI研究開発センタ Oki Electric Industry Co.,Ltd. VLSI R&D Center |
| 第 2 著者 氏名（和/英） | 山内 美知子 / M. Yamauchi |
| 第 2 著者 所属（和/英） | 沖電気工業(株)超LSI研究開発センタ Oki Electric Industry Co.,Ltd. VLSI R&D Center |
| 第 3 著者 氏名（和/英） | 澤村 健司 / K. Sawamura |
| 第 3 著者 所属（和/英） | 沖電気工業(株)超LSI研究開発センタ Oki Electric Industry Co.,Ltd. VLSI R&D Center |
| 第 4 著者 氏名（和/英） | 小泉 賢 / S. Koizumi |
| 第 4 著者 所属（和/英） | 沖電気工業(株)超LSI研究開発センタ Oki Electric Industry Co.,Ltd. VLSI R&D Center |
| 第 5 著者 氏名（和/英） | 長友 良樹 / Y. Nagatomo |
| 第 5 著者 所属（和/英） | 沖電気工業(株)超LSI研究開発センタ Oki Electric Industry Co.,Ltd. VLSI R&D Center |
| 発表年月日 | 1996/12/6 |
| 資料番号 | SDM96-168 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 396 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |