| 講演名 | 1998/2/19 SOI構造におけるゲート酸化膜のプロセスチャージングによる劣化メカニズム 占部 大三, 上田 多加志, 大西 哲也, 沖 敏男, A.O. Adan, 鍵沢 篤, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 各種SOI基板にて作製したデバイスにおけるゲート酸化膜歩留と埋め込み酸化膜(BOX)歩留には相関があり、BOX耐圧を向上させるとゲート酸化膜歩留が向上することがわかった。このことから、SOIデバイスのゲート酸化膜は、プロセス中のチャージングダメージを受けると、BOXが破壊するのにともない、ゲート酸化膜が劣化するという劣化メカニズムをとることが示唆される。また、BOX耐圧を向上させた基板をもちいることにより、ゲート酸化膜の劣化を抑制することが可能となる。 |
| 抄録(英) | The gate oxide and transistors yield on SOI substrates was studied. A strong correlation of the gate oxide yield and the buried oxide (BOX) yield is found. We propose a degradation and breakdown mechanism in which the strength of the BOX during plasma charge-up determines the gate oxide breakdown. By strengthening the BOX, breakdown of the gate oxide can be prevented. Futhermore, these results suggest that since the plasma charging induced voltage is mostly developed across the BOX, gate oxide on SOI substrates are less stressed than oxides on bulk substrates. |
| キーワード(和) | SOI / ゲート酸化膜 / 埋め込み酸化膜(BOX) |
| キーワード(英) | SOI / Gate oxide / Buried oxide(BOX) |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1998/2/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SOI構造におけるゲート酸化膜のプロセスチャージングによる劣化メカニズム |
| サブタイトル（和） | |
| タイトル（英） | Breakdown Mechanism of Gate Oxide by Process Charging in SOI Wafers |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SOI / SOI |
| キーワード(2)（和/英） | ゲート酸化膜 / Gate oxide |
| キーワード(3)（和/英） | 埋め込み酸化膜(BOX) / Buried oxide(BOX) |
| 第 1 著者 氏名（和/英） | 占部 大三 / Daizo URABE |
| 第 1 著者 所属（和/英） | シャープ(株)IC天理開発本部超LSI開発研究所 VLSI Devel. Lab., IC Group, SHARP Corp. |
| 第 2 著者 氏名（和/英） | 上田 多加志 / Takashi UEDA |
| 第 2 著者 所属（和/英） | シャープ(株)IC天理開発本部超LSI開発研究所 VLSI Devel. Lab., IC Group, SHARP Corp. |
| 第 3 著者 氏名（和/英） | 大西 哲也 / Tetuya OHNISHI |
| 第 3 著者 所属（和/英） | シャープ(株)IC天理開発本部超LSI開発研究所 VLSI Devel. Lab., IC Group, SHARP Corp. |
| 第 4 著者 氏名（和/英） | 沖 敏男 / Toshio NAKA |
| 第 4 著者 所属（和/英） | シャープ(株)IC天理開発本部超LSI開発研究所 VLSI Devel. Lab., IC Group, SHARP Corp. |
| 第 5 著者 氏名（和/英） | A.O. Adan / Alberto O. ADAN |
| 第 5 著者 所属（和/英） | シャープ(株)IC天理開発本部超LSI開発研究所 VLSI Devel. Lab., IC Group, SHARP Corp. |
| 第 6 著者 氏名（和/英） | 鍵沢 篤 / Atsushi KAGISAWA |
| 第 6 著者 所属（和/英） | シャープ(株)IC天理開発本部超LSI開発研究所 VLSI Devel. Lab., IC Group, SHARP Corp. |
| 発表年月日 | 1998/2/19 |
| 資料番号 | |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 557 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |