| 講演名 | 1998/2/19 薄膜SOI素子におけるソース/ドレイン間リーク電流の解析 川中 繁, 恩賀 伸二, 岡田 多佳子, 篠 智彰, 寺内 衛, 山田 敬, 吉見 信, 渡辺 重佳, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 薄膜SOI素子における素子分離法としては、そのプロセスの簡便さによりLOCOS法が多く用いられている。しかし、薄膜SOI素子にLOCOS法を適用した場合、デバイス作成領域に大きな応力が誘起され、結晶欠陥が発生、その結果、素子のリーク電流増大に繋がるという問題がある。従って、LOCOS法を適用する際には、この点に注意し、そのプロセス条件設定を行う必要がある。本報告ではLOCOS酸化に起因するソース/ドレイン間リーク電流の発生メカニズムを考察し、埋め込み酸化膜厚がこのリーク電流に対し重要なパラメータであることを示す。 |
| 抄録(英) | The LOCOS isolation technique is suited to TF-SOI devices due to its process simplicity. However, it is reported that careful optimization is required, becouse LOCOS oxidation gives rise to significant stresses which can generate crystal defects, leading to the leakage current in SOI MOSFETs. In this paper, we discuss the mechanism of the leakage current generation associated with LOCOS oxidation and report that a thinner BOX is preferable to prevent oxidant encroachment on the BOX, thereby enlarging process margins in LOCOS oxidation. |
| キーワード(和) | SOI / リーク電流 / LOCOS素子分離 / 応力 / 結晶欠陥 |
| キーワード(英) | Silicon on Insulator / leakage current / LOCOS isolation / stress / crystal defect |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1998/2/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 薄膜SOI素子におけるソース/ドレイン間リーク電流の解析 |
| サブタイトル（和） | |
| タイトル（英） | Study of Anomalous Leakage Current in Thin Film SOI MOSFETs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SOI / Silicon on Insulator |
| キーワード(2)（和/英） | リーク電流 / leakage current |
| キーワード(3)（和/英） | LOCOS素子分離 / LOCOS isolation |
| キーワード(4)（和/英） | 応力 / stress |
| キーワード(5)（和/英） | 結晶欠陥 / crystal defect |
| 第 1 著者 氏名（和/英） | 川中 繁 / S. Kawanaka |
| 第 1 著者 所属（和/英） | 東芝研究開発センター先端半導体デバイス研究所 Advanced Semiconductor Device Lab., R&D Center, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 恩賀 伸二 / S. Onga |
| 第 2 著者 所属（和/英） | 東芝研究開発センター先端半導体デバイス研究所 Advanced Semiconductor Device Lab., R&D Center, Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 岡田 多佳子 / T. Okada |
| 第 3 著者 所属（和/英） | 東芝研究開発センター先端半導体デバイス研究所 Advanced Semiconductor Device Lab., R&D Center, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 篠 智彰 / T. Shino |
| 第 4 著者 所属（和/英） | 東芝研究開発センター先端半導体デバイス研究所 Advanced Semiconductor Device Lab., R&D Center, Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 寺内 衛 / Yamada T. / |
| 第 5 著者 所属（和/英） | 東芝研究開発センター先端半導体デバイス研究所 Advanced Semiconductor Device Lab., R&D Center, Toshiba Corporation |
| 第 6 著者 氏名（和/英） | 山田 敬 / M. Yoshimi |
| 第 6 著者 所属（和/英） | 東芝研究開発センター先端半導体デバイス研究所 Advanced Semiconductor Device Lab., R&D Center, Toshiba Corporation |
| 第 7 著者 氏名（和/英） | 吉見 信 / S. Watanabe |
| 第 7 著者 所属（和/英） | 東芝研究開発センター先端半導体デバイス研究所 Advanced Semiconductor Device Lab., R&D Center, Toshiba Corporation |
| 第 8 著者 氏名（和/英） | 渡辺 重佳 |
| 第 8 著者 所属（和/英） | 東芝研究開発センター先端半導体デバイス研究所 Advanced Semiconductor Device Lab., R&D Center, Toshiba Corporation |
| 発表年月日 | 1998/2/19 |
| 資料番号 | |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 557 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |