| 講演名 | 1998/2/19 部分空乏型SOI MOSFETのターンオフ電流の3次元シミュレーション 池田 隆英, 樋口 久幸, 大倉 康幸, 若原 祥史, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 基板コンタクトを有する部分空乏型SOI MOSFETのターンオフ電流特性を、3次元デバイスシミュレータを用いて解析した。ターンオフ電流の時定数は、ゲート幅の2乗に比例し0.2μmのデバイスでは、10μm幅で0.1ns程度である。又、トランスファーMOS回路における蓄積電荷の損失、及びSRAMメモリセルのα線照射による収集電荷量のシミュレーションを行なった。これらは、基板フローテイングのデバイスに比べ、基板コンタクトを取る事により、十分小さくなることを確かめた。 |
| 抄録(英) | The turn-off current of partially depleted SOI MOSFET with substrate contacts was evaluated using 3-dimensional device simulator. The time constant of the turn-off current was proportional to the square of the gate width. It was as small as around 0.1ns for a MOSFET with a 0.2μm gate length and a 10μm gate width. The charge loss in the transfer MOSFET circuits and collected charge in the SRAM memory cell after a particle irradiation were also simulated. These were small enough in the SOI MOSFET with substrate contacts as compared with those of the floating body SOI MOSFTE. |
| キーワード(和) | 部分空乏型SOI MOSFET / 基板コンタクト / ターンオフ電源 / デバイスシミュレーション |
| キーワード(英) | Partially Depleted SOI MOSFET / Substrate Contact / Turn-off Current / Device Simulation |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1998/2/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 部分空乏型SOI MOSFETのターンオフ電流の3次元シミュレーション |
| サブタイトル（和） | |
| タイトル（英） | 3-Dimensional Simulation of Turn-off Current in Partially Depleted SOI MOSFETs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 部分空乏型SOI MOSFET / Partially Depleted SOI MOSFET |
| キーワード(2)（和/英） | 基板コンタクト / Substrate Contact |
| キーワード(3)（和/英） | ターンオフ電源 / Turn-off Current |
| キーワード(4)（和/英） | デバイスシミュレーション / Device Simulation |
| 第 1 著者 氏名（和/英） | 池田 隆英 / Takahide Ikeda |
| 第 1 著者 所属（和/英） | 前橋工科大学情報工学科 Maebashi Institute of Technology |
| 第 2 著者 氏名（和/英） | 樋口 久幸 / Hisayuki Higuchi |
| 第 2 著者 所属（和/英） | 前橋工科大学情報工学科 Maebashi Institute of Technology |
| 第 3 著者 氏名（和/英） | 大倉 康幸 / Yasuyuki Ohkura |
| 第 3 著者 所属（和/英） | (株)日立製作所半導体事業部 Semiconductor & Integrated Circuits Div., Hitachi Ltd. |
| 第 4 著者 氏名（和/英） | 若原 祥史 / Shoji Wakahara |
| 第 4 著者 所属（和/英） | 前橋工科大学情報工学科 Maebashi Institute of Technology |
| 発表年月日 | 1998/2/19 |
| 資料番号 | |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 557 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |