| 講演名 | 1998/2/19 選択W-CVDプロセスを導入した完全空乏型極薄膜CMOS/SIMOXゲートアレイLSI 佐藤 康博, 小杉 敏彦, 門 勇一, 土屋 敏章, 大野 晃計, 石井 仁, 西村 和好, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | LSIの高密度化には、ソース/ドレイン(S/D)領域のコンタクトを多数個配置するマルチコンタクト方式に比べて、コンタクトを一個配置とするシングルコンタクト方式が有利である。完全空乏型(FD)極薄膜CMOS/SIMOXにおいて、デバイス性能を劣化させずにシングルコンタクト方式を実現するためには、5Ω/sq.以下のS/D領域のシート抵抗が目標となる。この目標値を実現するために、我々はSi消費量の少ない選択W-CVD技術を開発した。本技術をゲート長0.25-μmのFD-CMOS/SIMOXで構成されるゲートアレイLSIに適用した。マルチコンタクト方式で構成したLSIと比較して、シングルコンタクト方式で構成したLSIの歩留りおよび速度性能は同等であり、選択W-CVD技術がFD-CMOS/SIMOX LSIの高密度化に有望な技術であることを実証した。 |
| 抄録(英) | We fabricated a gate-array LSI using 0.25-μm ultra-thin-film fully depleted (FD) CMOS/SIMOX technology with selective W-CVD to reduce source/drain sheet resistance. LSIs with single-contact basic cells show no degradation of the yield and speed performance, compared to those with multi-contact cells. Hence, our technology opens a way to higher packing-density LSIs using FD-CMOS/SIMOX. |
| キーワード(和) | SIMOX / SOI / LSI / 選択W-CVD / コンタクト / シート抵抗 |
| キーワード(英) | SIMOX / SOI / LSI / selective W-CVD / contact / sheet resistance |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1998/2/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 選択W-CVDプロセスを導入した完全空乏型極薄膜CMOS/SIMOXゲートアレイLSI |
| サブタイトル（和） | |
| タイトル（英） | A Gate-Array LSI using 0.25μm ultra-thin-film fully depleted CMOS/SIMOX with W-covered source/darin |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SIMOX / SIMOX |
| キーワード(2)（和/英） | SOI / SOI |
| キーワード(3)（和/英） | LSI / LSI |
| キーワード(4)（和/英） | 選択W-CVD / selective W-CVD |
| キーワード(5)（和/英） | コンタクト / contact |
| キーワード(6)（和/英） | シート抵抗 / sheet resistance |
| 第 1 著者 氏名（和/英） | 佐藤 康博 / Yasuhiro Sato |
| 第 1 著者 所属（和/英） | NTTシステムエレクトロニクス研究所 NTT System Electronics Laboratories |
| 第 2 著者 氏名（和/英） | 小杉 敏彦 / Toshihiko Kosugi |
| 第 2 著者 所属（和/英） | NTTシステムエレクトロニクス研究所 NTT System Electronics Laboratories |
| 第 3 著者 氏名（和/英） | 門 勇一 / Yuichi Kado |
| 第 3 著者 所属（和/英） | NTTシステムエレクトロニクス研究所 NTT System Electronics Laboratories |
| 第 4 著者 氏名（和/英） | 土屋 敏章 / Toshiaki Tsuchiya |
| 第 4 著者 所属（和/英） | NTTシステムエレクトロニクス研究所 NTT System Electronics Laboratories |
| 第 5 著者 氏名（和/英） | 大野 晃計 / Terukazu Ohno |
| 第 5 著者 所属（和/英） | NTTシステムエレクトロニクス研究所 NTT System Electronics Laboratories |
| 第 6 著者 氏名（和/英） | 石井 仁 / Hiromu Ishii |
| 第 6 著者 所属（和/英） | NTTシステムエレクトロニクス研究所 NTT System Electronics Laboratories |
| 第 7 著者 氏名（和/英） | 西村 和好 / Kazuyoshi Nishimura |
| 第 7 著者 所属（和/英） | NTTシステムエレクトロニクス研究所 NTT System Electronics Laboratories |
| 発表年月日 | 1998/2/19 |
| 資料番号 | |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 557 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |