| 講演名 | 1998/2/19 完全空乏化型薄層SOIパワーMOSFET 松本 聡, 谷内 利明, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 完全空乏化型薄層SOIパワーMOSFETを0.8-μm-ルールCMOS/SOIプロセスを用いて試作し、評価した結果について報告するとともに、埋め込み酸化膜厚のデバイス特性に与える影響についても報告する。試作した素子の主な特性は、耐圧32Vでオン抵抗66mΩ・mm^2であった。 |
| 抄録(英) | A fully depleted 30-V-class thin-film SOI power MOSFET has been fabricated by the 1.0-μm-rule CMOS/SOI process using a SIMOX substrate. Its electrical characteristics were successfully demonstrated and the impact of the buried oxide thickness on the various electrical characteristics were discussed based on experimental results. The minimum specific on-resistance of the fabricated device was 66mΩ・mm^2 at a breakdown voltage of 32V. |
| キーワード(和) | パワーMOSFET / SOI / 完全空乏化型 / 寄生バイポーラ効果 |
| キーワード(英) | Power MOSFET / SOI / Fully depleted / Parasitic bipolar effect |
| 資料番号 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1998/2/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 完全空乏化型薄層SOIパワーMOSFET |
| サブタイトル（和） | |
| タイトル（英） | A Fully Depleted Thin-film SOI Power MOSFET |
| サブタイトル（和） | |
| キーワード(1)（和/英） | パワーMOSFET / Power MOSFET |
| キーワード(2)（和/英） | SOI / SOI |
| キーワード(3)（和/英） | 完全空乏化型 / Fully depleted |
| キーワード(4)（和/英） | 寄生バイポーラ効果 / Parasitic bipolar effect |
| 第 1 著者 氏名（和/英） | 松本 聡 / Satoshi Matsumoto |
| 第 1 著者 所属（和/英） | NTT入出力システム研究所 NTT Integrated Information & Energy Systems Laboratories |
| 第 2 著者 氏名（和/英） | 谷内 利明 / Toshiaki Yachi |
| 第 2 著者 所属（和/英） | NTT入出力システム研究所 NTT Integrated Information & Energy Systems Laboratories |
| 発表年月日 | 1998/2/19 |
| 資料番号 | |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 557 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |