| 講演名 | 1998/1/23 F_2 (Ar) プラズマ前処理を用いたTiN上への選択Wヴィアプラグ形成 梶田 明広, 東 和幸, 松永 範昭, 柴田 英毅, 福原 成太, 大宅 克彦, 益川 和之, 大塚 賢一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 選択W-CVD法において、F_2とArの混合ガスを用いたプラズマ前処理を行うことにより、TiN上に低抵抗のヴィアプラグ形成を実現した。この前処理はTiN表面の組成をTiリッチなものに変化させ、W核発生を促進しているものと考えられる。ヴィア抵抗の低減は、WとTiNとの界面抵抗が従来と比較して大幅に減少したことによる。 |
| 抄録(英) | We realized low resistive tungsten (W) via plugs, which were grown selectively upon TiN by using plasma pre-treatment with mixed gas of F_2 and Ar. The pre-treatment changed the stoichiometry of TiN surface into Ti rich one, and enhanced W nucleation on TiN. Good electrical characteristics for for W via via holes were achiteved due to low contact resistivity between W and TiN. |
| キーワード(和) | 多層配線 / ヴィアプラグ / タングステン / CVD / 選択成長 |
| キーワード(英) | multilevel interconnection / via plug / tungsten / CVD / selective growth |
| 資料番号 | SDM97-185 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1998/1/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | F_2 (Ar) プラズマ前処理を用いたTiN上への選択Wヴィアプラグ形成 |
| サブタイトル（和） | |
| タイトル（英） | Low Resistive Selective CVD-W Via Plug on TiN by Using F_2 (Ar) Plasma Pre-treatment |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 多層配線 / multilevel interconnection |
| キーワード(2)（和/英） | ヴィアプラグ / via plug |
| キーワード(3)（和/英） | タングステン / tungsten |
| キーワード(4)（和/英） | CVD / CVD |
| キーワード(5)（和/英） | 選択成長 / selective growth |
| 第 1 著者 氏名（和/英） | 梶田 明広 / Akihiro Kajita |
| 第 1 著者 所属（和/英） | (株)東芝 プロセス技術研究所 ULSI Process Engineering Laboratories, Toshiba Corp. |
| 第 2 著者 氏名（和/英） | 東 和幸 / Kazuyuki Higashi |
| 第 2 著者 所属（和/英） | (株)東芝 プロセス技術研究所 ULSI Process Engineering Laboratories, Toshiba Corp. |
| 第 3 著者 氏名（和/英） | 松永 範昭 / Noriaki Matsunaga |
| 第 3 著者 所属（和/英） | (株)東芝 プロセス技術研究所 ULSI Process Engineering Laboratories, Toshiba Corp. |
| 第 4 著者 氏名（和/英） | 柴田 英毅 / Hideki Shibata |
| 第 4 著者 所属（和/英） | (株)東芝 プロセス技術研究所 ULSI Process Engineering Laboratories, Toshiba Corp. |
| 第 5 著者 氏名（和/英） | 福原 成太 / Johta Fukuhara |
| 第 5 著者 所属（和/英） | (株)東芝 半導体生産技術推進センター Integrated Circuit Advanced Process Engineering Department, Toshiba Corp. |
| 第 6 著者 氏名（和/英） | 大宅 克彦 / Katsuhiko Ohya |
| 第 6 著者 所属（和/英） | (株)東芝 半導体生産技術推進センター Integrated Circuit Advanced Process Engineering Department, Toshiba Corp. |
| 第 7 著者 氏名（和/英） | 益川 和之 / Kazuyuki Masukawa |
| 第 7 著者 所属（和/英） | (株)東芝 半導体生産技術推進センター Integrated Circuit Advanced Process Engineering Department, Toshiba Corp. |
| 第 8 著者 氏名（和/英） | 大塚 賢一 / Kenitch Ohtsuka |
| 第 8 著者 所属（和/英） | (株)東芝 半導体生産技術推進センター Integrated Circuit Advanced Process Engineering Department, Toshiba Corp. |
| 発表年月日 | 1998/1/23 |
| 資料番号 | SDM97-185 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 508 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |