| 講演名 | 1997/10/17 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ 野崎 剛, 恒川 佳隆, 三浦 守, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本論文では, 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャを提案する. 本実現法は, プロック実現のマルチレート性に着目することによって非常に高いスループットを得ることができる. また, 処理時間が語長のみに依存する分散演算を用いることによって滞在時間の最小化が可能となる. さらに, インパルス応答の偶対称性ばかりでなく奇対称性にも着目した低消費電力化法を提案する. その結果, 32タップFIRフィルタが, 消費電力を5.41Wに抑えつつ, 95.2MHzという高いサンプリング周波数を得ることができる. そして, これは315nsという最小化された滞在時間で実現できる. |
| 抄録(英) | This paper presents VLSI architecture for FIR filter with very high throughput while retaining small latency. By using block implementation with characteristic of multirate system, very high throughput becomes possible. Moreover, by using distributed arithmetic, of which processing time depends on only word length, the latency can be minimized. Next, we reveal a new method of lower power dissipation, by making not only the properties of function Φ but also impulse response of even symmetry and odd symmetry. As a result we show that a 32-tap FIR digital filter can be realized with very high sampling rate of 95.2MHz and the small latency of 315ns, by using 0.6μm CMOS technology. In this case, the processor is implemented with relatively low power of 5.41W. |
| キーワード(和) | FIRフィルタ / スループット / 滞在時間 / 低消費電力 / VLSIアーキテクチャ / VLSI評価 |
| キーワード(英) | FIR filter / throughput / latency / lower power dissipation / VLSI architecture / VLSI evaluation |
| 資料番号 | SDM97-143-154 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 1997/10/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高スループット形FIRフィルタの滞在時間最小化VLSIアーキテクチャ |
| サブタイトル（和） | |
| タイトル（英） | VLSI Architecture for FIR Filter with Very High Throughput While Retaining Small Latency |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FIRフィルタ / FIR filter |
| キーワード(2)（和/英） | スループット / throughput |
| キーワード(3)（和/英） | 滞在時間 / latency |
| キーワード(4)（和/英） | 低消費電力 / lower power dissipation |
| キーワード(5)（和/英） | VLSIアーキテクチャ / VLSI architecture |
| キーワード(6)（和/英） | VLSI評価 / VLSI evaluation |
| 第 1 著者 氏名（和/英） | 野崎 剛 / Takeshi Nozaki |
| 第 1 著者 所属（和/英） | 岩手大学工学部情報工学科 Faculty of Engineering, Iwate University |
| 第 2 著者 氏名（和/英） | 恒川 佳隆 / Yoshitaka Tsunekawa |
| 第 2 著者 所属（和/英） | 岩手大学工学部情報工学科 Faculty of Engineering, Iwate University |
| 第 3 著者 氏名（和/英） | 三浦 守 / Mamoru Miura |
| 第 3 著者 所属（和/英） | 岩手大学工学部情報工学科 Faculty of Engineering, Iwate University |
| 発表年月日 | 1997/10/17 |
| 資料番号 | SDM97-143-154 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 317 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |