講演名 1997/6/20
ソースドレイン領域選択成長pチャネルHJFETの試作と評価
古畑 直規, 浅井 周二, 前多 正, 藤井 正浩, 大野 泰夫,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) ソースドレイン領域をMOMBE p^+-GaAs選択成長で形成したpチャネルHJFETの試作と評価を行った. バリア層として高Al組成(0.75)のi-AlGaAs, チャネル層として2×10^<18>cm^<-3>のp-GaAsを用いた. デバイス特性は, 0.5μmゲート長でgm_=40mS/mm, Vf=-0.9V, BVg=6.0V, f_T=6.8GHz, fmax=8.0GHzであった. 試作したp-ch HJFETから抽出したパラメータと0.5μm n-ch DMTのパラメータから, SPICEを用いてコンプリメンタリ回路の遅延時間と消費電力の検討を行った. その結果n-ch FET とP-ch FETのゲート幅がWn=Wp=10μmの時, 遅延時間(tpd)も消費電力も最小となり, V_
=1.0Vでt_=120ps, 0.09μW/MHz/gateという値が得られた. これは, GaAsコンプリメンタリICが, きわめて低消費電力であることを示している.
抄録(英) This paper reports on performance of 0.5μm gate p-channel HJFET for GaAs complementary ICs. The device structure consists of i-Al_<0.75>Ga_<0.25>As barrier layer, p-GaAs(2×10^<18>cm^<-3>) channel layer and p^+-GaAs(2×10^<20>cm^<-3>) contact layers. The contact layers were selectively grown by MOMBE. This device achieved gm_ of 40mS/mm, Vf of -0.9V, BVg of 6.0V, f_T of 6.8GHz and fmax of 7.0GHz. To estimate GaAs complementary ICs performances, a delay time and power consumption were simulated by SPICE. As a result, t_ of 120ps and 0.09μW/MHz/gate power consumption at V_
of 1.0V were obtained.
キーワード(和) GaAsコンプリメンタリIC / pチャネルHJFET / MOMBE / SPICE / 低消費電力
キーワード(英) GaAs complementary ICs / p-channel HJFET / MOMBE / SPICE / low power consumption
資料番号 ED97-63
発行日

研究会情報
研究会 SDM
開催期間 1997/6/20(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 JPN
タイトル(和) ソースドレイン領域選択成長pチャネルHJFETの試作と評価
サブタイトル(和)
タイトル(英) Performance of p-channel HJFET with Selectively Grown Contact Layers
サブタイトル(和)
キーワード(1)(和/英) GaAsコンプリメンタリIC / GaAs complementary ICs
キーワード(2)(和/英) pチャネルHJFET / p-channel HJFET
キーワード(3)(和/英) MOMBE / MOMBE
キーワード(4)(和/英) SPICE / SPICE
キーワード(5)(和/英) 低消費電力 / low power consumption
第 1 著者 氏名(和/英) 古畑 直規 / Naoki FURUHATA
第 1 著者 所属(和/英) NEC光エレクトロニクス研究所
NEC Opto-Electronics Research Laboratories
第 2 著者 氏名(和/英) 浅井 周二 / Shuji ASAI
第 2 著者 所属(和/英) NEC ULSIデバイス開発研究所
NEC ULSI Device Development Laboratories
第 3 著者 氏名(和/英) 前多 正 / Tadashi MAEDA
第 3 著者 所属(和/英) NEC光エレクトロニクス研究所
NEC Opto-Electronics Research Laboratories
第 4 著者 氏名(和/英) 藤井 正浩 / Masahiro FUJII
第 4 著者 所属(和/英) NEC光エレクトロニクス研究所
NEC Opto-Electronics Research Laboratories
第 5 著者 氏名(和/英) 大野 泰夫 / Yasuo OHNO
第 5 著者 所属(和/英) NEC光エレクトロニクス研究所
NEC Opto-Electronics Research Laboratories
発表年月日 1997/6/20
資料番号 ED97-63
巻番号(vol) vol.97
号番号(no) 109
ページ範囲 pp.-
ページ数 7
発行日