| 講演名 | 2000/6/16 NLP2000-44 / NC2000-38 SC大規模カオスニューロコンピュータの回路エミュレータ 小林 千織, 林 雅也, ガン ドーユン, 掘尾 喜彦, 合原 一幸, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 1万ニューロンを1億シナプスで完全相互結合させた, 大規模カオスニューロコンピュータのための回路エミュレータを製作した.通常の電子回路シミュレータでこのような大規模な電子回路網をシミュレートするのは, 計算時間や必要なメモリ容量の観点から非常に難しい.しかし, ハードウェアシステムを構築する前に各回路要素の特性が適当であるかや, システム全体の動作を確認する必要があるため, システムレベルでの回路エミュレータが必要である.回路エミュレータには, スイッチトキャパシタニューロン回路のアナログ的な回路特性やその機能, さらに, デジタルシナプス回路の演算遅延や演算処理方法が埋め込まれている.これにより, システム全体を構築する前に, 各回路パラメータの値の妥当性の評価や, 時間を追ってのシステム全体の動作の確認が可能となる.本論文では, 100ニューロン1万シナプスシステムの回路エミュレータを用いて, 各回路要素の動作シーケンスの確認を行なうと共に中規模なシステム全体の動作を評価する. |
| 抄録(英) | This paper describes a circuit emulator for a switched-capacitor(SC)chaos neuro-computer with 10, 000 neurons mutually connected by 10^8 synapses. It's very difficult to simulate such a large mixed analog/digital system with ordinary circuit simulator because of a long calculation time, a huge requirement of memory, and so on. However, before the final hardwear implementation of the system, we must confirm the charactoristics of each circuit element and the functionarity of the whole system. Therefore, a system level circuit emulator is mandatory. The analog circuit charactoristics and parogramabilty of the SC neuron circuit, and the memory-base structure, the tranmission delay and time-multiplex processing of the synapse circuit are modeled in the emulator. In this paper, a 100-neuron and 10^4-synapse system is evaluated by the emulator. |
| キーワード(和) | カオスニューロコンピュータ / 回路エミュレータ |
| キーワード(英) | Chaos Neuro-Computer / Circuit Emulator |
| 資料番号 | NLP2000-44,NC2000-38 |
| 発行日 |
| 研究会情報 | |
| 研究会 | NC |
|---|---|
| 開催期間 | 2000/6/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Neurocomputing (NC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | NLP2000-44 / NC2000-38 SC大規模カオスニューロコンピュータの回路エミュレータ |
| サブタイトル（和） | |
| タイトル（英） | A Circuit Emulator for a Large-Scale SC Chaotic Neuro-Computer |
| サブタイトル（和） | |
| キーワード(1)（和/英） | カオスニューロコンピュータ / Chaos Neuro-Computer |
| キーワード(2)（和/英） | 回路エミュレータ / Circuit Emulator |
| 第 1 著者 氏名（和/英） | 小林 千織 / Chiori Kobayashi |
| 第 1 著者 所属（和/英） | 東京電機大学工学部電子工学科:東京都 Dept.of Electronic Engineering, Tokyo Denki University |
| 第 2 著者 氏名（和/英） | 林 雅也 / Masaya Hayashi |
| 第 2 著者 所属（和/英） | 東京電機大学工学部電子工学科:東京都 Dept.of Electronic Engineering, Tokyo Denki University |
| 第 3 著者 氏名（和/英） | ガン ドーユン / Kang Doyoun |
| 第 3 著者 所属（和/英） | 東京電機大学工学部電子工学科:東京都 Dept.of Electronic Engineering, Tokyo Denki University |
| 第 4 著者 氏名（和/英） | 掘尾 喜彦 / Yoshihiko Horio |
| 第 4 著者 所属（和/英） | 東京電機大学工学部電子工学科:東京都 Dept.of Electronic Engineering, Tokyo Denki University |
| 第 5 著者 氏名（和/英） | 合原 一幸 / Kazuyuki Aihara |
| 第 5 著者 所属（和/英） | 東京大学工学部計数工学科:東京都:CREST科学技術振興事業団 University of Tokyo, Tokyo, 133-8656, Japan, and CREST, JST. |
| 発表年月日 | 2000/6/16 |
| 資料番号 | NLP2000-44,NC2000-38 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 127 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |