講演名 | 1998/11/16 非同期式RSFQデマルチプレクサの18Gb/s動作の実証 吉川 信行, Z.J Deng, S.R Whiteley, T.Van Duzer, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | RSFQ論理回路からの高速の出力を低速の外部回路で処理すためのインターフェイスとして、Data-Driven Self-Timed(DDST)アーキテクチャを用いた非同期式デマルチプレクサ(demux)を開発した。本報告で用いたDDSTアーキテクチャは、RSFQ回路におけるタイミング設計の難しさを改善するために、グローバルなクロックを排除し、基本モデュールの中だけで同期クロックを用いる。また、モジュール間ではデュアルレイルを用いて、タイミング信号の授受を行う。より大きなシステムは2ビットモデュールをツリー状に接続するだけで実現できる。これらの回路はHYPRESの標準プロセスを用いて製作し、オンチップ高速テストシステムを用いて18G/s動作が実証された。 |
抄録(英) | We have developed a Data-Driven Self-Timed (DDST) Rapid-Single-Flux-Quantum (RSFQ) demultiplexer (demux) for the interface between on-chip high-speed RSFQ circuits and off-chip low-speed circuits. In order to eliminate the timing issue in a synchronous clocking system we employed the DDST architecture, where a clock signal is localized within a 2-bit basic demux module and dual rail lines are used to transfer the timing information between the modules. A larger demux can be produced simply by connecting the 2-bit modules in a tree structure. The DDST demux was designed for 10Gb/s operation with sufficient dc bias margin using HYPRES 1kA/cm^2 Nb process. We have successfully tested operation of the 2-bit demux up to 18 GHz using the DDST on-chip high-speed test system which was developed in our group. |
キーワード(和) | RSFQ回路 / デマルチプレクサ / 高速テストシステム / 超伝導論理回路 / 非同期システム |
キーワード(英) | RSFQ circuits / demultiplexer / high speed test / superconducting logic circuits / asynchronous system |
資料番号 | SCE98-36 |
発行日 |
研究会情報 | |
研究会 | SCE |
---|---|
開催期間 | 1998/11/16(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Superconductive Electronics (SCE) |
---|---|
本文の言語 | JPN |
タイトル(和) | 非同期式RSFQデマルチプレクサの18Gb/s動作の実証 |
サブタイトル(和) | |
タイトル(英) | Demonstration of 18Gb/s Operation of a Data-Driven Self-Timed RSFQ Demultiplexer |
サブタイトル(和) | |
キーワード(1)(和/英) | RSFQ回路 / RSFQ circuits |
キーワード(2)(和/英) | デマルチプレクサ / demultiplexer |
キーワード(3)(和/英) | 高速テストシステム / high speed test |
キーワード(4)(和/英) | 超伝導論理回路 / superconducting logic circuits |
キーワード(5)(和/英) | 非同期システム / asynchronous system |
第 1 著者 氏名(和/英) | 吉川 信行 / N. Yoshikawa |
第 1 著者 所属(和/英) | 横浜国立大学工学部 Faculty of Engineering, Yokohama National University |
第 2 著者 氏名(和/英) | Z.J Deng / Z.J. Deng |
第 2 著者 所属(和/英) | IBM T.J.Watson Research Center IBM T.J.Watson Research Center |
第 3 著者 氏名(和/英) | S.R Whiteley / S.R. Whitekey |
第 3 著者 所属(和/英) | Department of Electrical Engineering and Computer Sciences, University of California Department of Electrical Engineering and Computer Sciences, University of California |
第 4 著者 氏名(和/英) | T.Van Duzer / T.Van Duzer |
第 4 著者 所属(和/英) | Department of Electrical Engineering and Computer Sciences, University of California Department of Electrical Engineering and Computer Sciences, University of California |
発表年月日 | 1998/11/16 |
資料番号 | SCE98-36 |
巻番号(vol) | vol.98 |
号番号(no) | 399 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |