| 講演名 | 1993/12/8 ジョセフソンドライバ回路のGHzクロック動作の評価 橋本 義仁, 永沢 秀一, 沼田 秀昭, 土田 早苗, 田原 修一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ジョセフソン4Kビット記憶回路のGHzクロック駆動を念頭に置き、その構成要素の中でクロックを最も厳しく制限する抵抗結合型ジョセフソン極性切換ドライバ回路の性能の評価をGHz領域の高周波クロックで行った。ドライバ回路に要求される性能は、極性切換動作をすることと、記憶セルを駆動するのに充分な電流を出力できることの2点である。第1点目については実験を行い、測定上の改善を行ったことにより1.3GHzのクロック周波数まで、極性切換動作を確認した。第2点目については、計算機シミュレーションにより考察を行った。シミュレーションによるドライバ回路の出力電流値と、測定された記憶セルの動作電流領域とを比較することにより、GHzクロックで4Kビット記憶回路を駆動するためには、ドライバ回路のインダクタンス負荷を低減することが必要であることが示された。さらに、GHz領域では、ドライバ回路の出力電流が次のクロックまで残留してしまう。この残留電流は記憶回路の誤動作を引き起こす可能性があるため、リセット回路を取り付けるなどの工夫が必要であることが示された。 |
| 抄録(英) | Aiming,at GHz-clock operation for a 4-Kbit Josephson RAM,GHz- clock operation of a resister coupled Josephson polarity- convertible driver circuit which is a key element for the 4-Kbit Josephson RAM GHz-clock operation has been measured and estimated. The driver circuit must do proper polarity-convertible operation and also supply output current enough to drive memory cells.We have done functional tests for the driver circuit.After several improvements on measurement technics,1.3GHz-clock polarity- convertible operation has been observed.Moreover,computer simulations for the driver circuit have been done to estimate the output current quantitatively.We compared the simulated output current of the driver circuit with a measured memory cell operating region.As a result,it has been shown that reductions of load inductances are indispensable for GHz-clock operation of the 4-Kbit RAM.Moreover,we have found that the circulating current in the driven line is hard to eliminate durimg the 1GHz-clock period. This circulating current causes the RAM to operate improperly.To overcome this problem,reset gates for the driver output current are necessary. |
| キーワード(和) | ジョセフソン素子 / ドライバ回路 / GHzクロック動作 / 極性切換ドライバ / 記憶回 路 |
| キーワード(英) | Josephson device / Driver circuit / GHz-clock operation / Polarity-convertible driver / Josephson memory |
| 資料番号 | SCE93-56 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 1993/12/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ジョセフソンドライバ回路のGHzクロック動作の評価 |
| サブタイトル（和） | |
| タイトル（英） | Estimation of GHz-Clock Operation for Josephson Driver Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ジョセフソン素子 / Josephson device |
| キーワード(2)（和/英） | ドライバ回路 / Driver circuit |
| キーワード(3)（和/英） | GHzクロック動作 / GHz-clock operation |
| キーワード(4)（和/英） | 極性切換ドライバ / Polarity-convertible driver |
| キーワード(5)（和/英） | 記憶回 路 / Josephson memory |
| 第 1 著者 氏名（和/英） | 橋本 義仁 / Yoshihito Hashimoto |
| 第 1 著者 所属（和/英） | NEC基礎研究所 NEC Fundamental Research Laboratories |
| 第 2 著者 氏名（和/英） | 永沢 秀一 / Shuichi Nagasawa |
| 第 2 著者 所属（和/英） | NEC基礎研究所 NEC Fundamental Research Laboratories |
| 第 3 著者 氏名（和/英） | 沼田 秀昭 / Hideaki Numata |
| 第 3 著者 所属（和/英） | NEC基礎研究所 NEC Fundamental Research Laboratories |
| 第 4 著者 氏名（和/英） | 土田 早苗 / Sanae Tsuchida |
| 第 4 著者 所属（和/英） | NEC基礎研究所 NEC Fundamental Research Laboratories |
| 第 5 著者 氏名（和/英） | 田原 修一 / Shuichi Tahara |
| 第 5 著者 所属（和/英） | NEC基礎研究所 NEC Fundamental Research Laboratories |
| 発表年月日 | 1993/12/8 |
| 資料番号 | SCE93-56 |
| 巻番号（vol） | vol.93 |
| 号番号（no） | 363 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |