講演名 1993/10/20
自動配置配線手法による高速ジョセフソンLSIのチップレイアウト設計
青柳 昌宏, 濱崎 陽一, 仲川 博, 黒沢 格, 高田 進,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 1GHz以上の高速電源に対応したスタンダードセル方式の自動配置配線手法によるジョセフソンLSIのチップレイアウト設計技術を開発したので、その詳細について述べる。高周波電源に対応するためのチップ上の電源配線系について、新たに回路の分割方法及びダミー抵抗による電源負荷のバランス構成法を提案する。具体的設計例として、1500ゲート規模の1GHz高速動作テスト用LSIに関するチップレイアウト設計について述べる。
抄録(英) A layout design technique for a high-speed Josephson LSI using an automatic placement and routing technique with standard cells has been developed.Related with a power wiring on a high-speed Josephson LSI chip,dividing method of a circuit and balancing method of power loads are proposed.As an example,layout design of a LSI chip with 1500 gates for testing a high speed operation with 1 GHz is described.
キーワード(和) ジョセフソン接合 / 論理回路 / 集積回路 / 自動配置配線
キーワード(英) Josephson junction / Logic circuit / Integrated circuit / Automatic placementand routing
資料番号 SCE93-35
発行日

研究会情報
研究会 SCE
開催期間 1993/10/20(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Superconductive Electronics (SCE)
本文の言語 JPN
タイトル(和) 自動配置配線手法による高速ジョセフソンLSIのチップレイアウト設計
サブタイトル(和)
タイトル(英) Layout design of a high-speed Josephson LSI chip using an automatic placement and routing thechnique
サブタイトル(和)
キーワード(1)(和/英) ジョセフソン接合 / Josephson junction
キーワード(2)(和/英) 論理回路 / Logic circuit
キーワード(3)(和/英) 集積回路 / Integrated circuit
キーワード(4)(和/英) 自動配置配線 / Automatic placementand routing
第 1 著者 氏名(和/英) 青柳 昌宏 / Masahiro Aoyagi
第 1 著者 所属(和/英) 電子技術総合研究所
Electrotechnical Laboratory
第 2 著者 氏名(和/英) 濱崎 陽一 / Yoichi Hamazaki
第 2 著者 所属(和/英) 電子技術総合研究所
Electrotechnical Laboratory
第 3 著者 氏名(和/英) 仲川 博 / Hiroshi Nakagawa
第 3 著者 所属(和/英) 電子技術総合研究所
Electrotechnical Laboratory
第 4 著者 氏名(和/英) 黒沢 格 / Itaru Kurosawa
第 4 著者 所属(和/英) 電子技術総合研究所
Electrotechnical Laboratory
第 5 著者 氏名(和/英) 高田 進 / Susumu Takada
第 5 著者 所属(和/英) 電子技術総合研究所
Electrotechnical Laboratory
発表年月日 1993/10/20
資料番号 SCE93-35
巻番号(vol) vol.93
号番号(no) 279
ページ範囲 pp.-
ページ数 6
発行日