| 講演名 | 1997/1/22 磁束トラップ防止技術と4KRAMへの適用 永沢 秀一, 沼田 秀昭, 田原 修一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 磁束トラップの原因は素子の超伝導転移時の磁場であるが、この磁場の原因として残留外部磁場とサーマルカレントによる磁場がある。まず、残留外部磁場に起因した磁束トラップの影響を除去するために、ドットや細長いスリットのような様々な形状のモートを作製してSQUID評価回路によりジョセフソン記憶回路に効果的なモート形状を評価した。次に、素子の超伝導転移時の冷却速度依存性の評価から、サーマルカレントに起因した磁束トラップの評価を行った。以上の結果をもとに、4KビットRAMに最適な形状のモートを導入し、適切な緩冷却を行うことで、4KRAMへの磁束トラップの影響を除去することが出来た。その結果、ほぼ完全動作と言えるビットイールド99.8%を得ることができた。 |
| 抄録(英) | Moats are designed in different shapes and arranged in different patterns to determine how they affect the I-V characteristics of 1000 serially connected SQUID test circuits. Results show that surrounding the Josephson devices with narrow rectangular moats is very effective in preventing magnetic flux from being trapped, provided that the external magnetic flux within the moats is less than one flux quantum Φ_0. A 4-Kbit RAM, designed with these moats, is operated with an almost full bit yield of 99.8%, without any detrapping. This high bit yield is obtained even with a magnetic field as large as several milli-Gauss. |
| キーワード(和) | 磁束トラップ / モート構造 / サーマルカレント / ジョセフソン記憶回路 / 超伝導集積回路 |
| キーワード(英) | Magnetic Flux Trapping / Moat / Thermal Current / Josephson Memory / Superconductive IC |
| 資料番号 | SCE96-30 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 1997/1/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 磁束トラップ防止技術と4KRAMへの適用 |
| サブタイトル（和） | |
| タイトル（英） | Technology on Protecting Josephson circuits from Magnetic Flux Trapping and Its Application for Josephson 4-Kbit RAMs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 磁束トラップ / Magnetic Flux Trapping |
| キーワード(2)（和/英） | モート構造 / Moat |
| キーワード(3)（和/英） | サーマルカレント / Thermal Current |
| キーワード(4)（和/英） | ジョセフソン記憶回路 / Josephson Memory |
| キーワード(5)（和/英） | 超伝導集積回路 / Superconductive IC |
| 第 1 著者 氏名（和/英） | 永沢 秀一 / Shuichi Nagasawa |
| 第 1 著者 所属（和/英） | NEC基礎研究所 Fundamental Research Labs., NEC Corporation |
| 第 2 著者 氏名（和/英） | 沼田 秀昭 / Hideaki Numata |
| 第 2 著者 所属（和/英） | NEC基礎研究所 Fundamental Research Labs., NEC Corporation |
| 第 3 著者 氏名（和/英） | 田原 修一 / Shuichi Tahara |
| 第 3 著者 所属（和/英） | NEC基礎研究所 Fundamental Research Labs., NEC Corporation |
| 発表年月日 | 1997/1/22 |
| 資料番号 | SCE96-30 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 452 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |