| 講演名 | 1996/10/30 ジョセフソン記憶回路の高周波クロック動作 (<特集>超伝導エレクトロニクス/一般) 永沢 秀一, 沼田 秀昭, 橋本 義仁, 田原 修一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ジョセフソン記憶回路の高周波クロック動作の実証を目的として, 256ワード16ビットRAMを設計した. 本回路は, アレイ状に配置された16個の256RAMブロックと, アレイ間を接続するインピーダンス整合ラインと, 入力信号増幅回路から構成される. 256RAMブロックごとにレギュレータとトランスから成る電源回路を設けた. このようにトランスを回路に隣接して設けることで, 変換効率を向上させると同時に電源ノイズを低減させることが出来た. 256RAMブロックのフェイルビットマップを測定し, ビットイールド100%の完全動作を確認した. 世界で始めてRAM全体に高周波クロックを供給して, 512MHzのクロックで256RAMブロックが正常に動作することを確認した. |
| 抄録(英) | We have designed a Josephson 256word×16bit RAM to realize a high frequency clock operation of Josephson memories. It consists of 4×4 matrix array of 256RAM blocks, impedance matching lines, and input signal amplifiers. A transformer and a regulator are included in each 256RAM block. We have measured fail bit maps for the 256RAM blocks, and obtained perfect operation of 100% bit yield. The 256RAM block properly functioned at high frequency clock of 512MHz. |
| キーワード(和) | ジョセフソン記憶回路 / 超伝導集積回路 / 高周波動作 / トランスフォーマ / インピーダンス整合 |
| キーワード(英) | Josephson Memory / Superconductive Integrated Circuit / high Frequency Operation / Transformer / Impedance Matching |
| 資料番号 | SCE96-20 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 1996/10/30(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ジョセフソン記憶回路の高周波クロック動作 (<特集>超伝導エレクトロニクス/一般) |
| サブタイトル（和） | |
| タイトル（英） | High Frequency Clock Operation of Josephson Memories |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ジョセフソン記憶回路 / Josephson Memory |
| キーワード(2)（和/英） | 超伝導集積回路 / Superconductive Integrated Circuit |
| キーワード(3)（和/英） | 高周波動作 / high Frequency Operation |
| キーワード(4)（和/英） | トランスフォーマ / Transformer |
| キーワード(5)（和/英） | インピーダンス整合 / Impedance Matching |
| 第 1 著者 氏名（和/英） | 永沢 秀一 / Shuichi Nagasawa |
| 第 1 著者 所属（和/英） | NEC基礎研究所 Fundamental Research Labs., NEC Corporation |
| 第 2 著者 氏名（和/英） | 沼田 秀昭 / Hideaki Numata |
| 第 2 著者 所属（和/英） | NEC基礎研究所 Fundamental Research Labs., NEC Corporation |
| 第 3 著者 氏名（和/英） | 橋本 義仁 / Yoshihito Hashimoto |
| 第 3 著者 所属（和/英） | NEC基礎研究所 Fundamental Research Labs., NEC Corporation |
| 第 4 著者 氏名（和/英） | 田原 修一 / Shuichi Tahara |
| 第 4 著者 所属（和/英） | NEC基礎研究所 Fundamental Research Labs., NEC Corporation |
| 発表年月日 | 1996/10/30 |
| 資料番号 | SCE96-20 |
| 巻番号（vol） | vol.96 |
| 号番号（no） | 333 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |