| 講演名 | 1998/1/28 dc-SQUIDを用いたST3進数論理回路の構成 菊地 克弥, 高田 進, 森末 道忠, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | dc-SQUIDを用いて3値論理演算の1つであるST3進数の1x1トリット乗算回路と半加算器を構成した。これらを基本にして、全加算器、2x2トリット乗算回路の多段回路を設計した。これらの論理動作と演算速度をシミュレーションにより明らかにした。演算速度は30ps/ゲートであった。ST3進数の論理ゲートを多段化するのに必要なファンアウト (>2) が得られた。多段化した論理回路においては、多相電源が必要なことが判った。2x2トリット乗算回路では、6段の論理段数で、180psの演算時間になる。 |
| 抄録(英) | 1x1-trit Josephson multiplier and half adder circuits have been designed based on signed ternary (ST) logic operation using dc-SQUIDs. It has been shown that a full adder and 2x2-trit multiplier are constructed by connecting the basic ternary gates in multi-stage logic circuits. The logic operation of these circuits and logic speed were investigated by logic simulator. The logic speed was 30ps/gate. The fan-out of more than 2 was obtained for multi-stage connection. It has been found that for multi-stage logic circuits a multi-phase power is required. It has been shown that 2x2-trit Josephson multiplier is consisting of 6-stage logic circuits and the logic speed is 180ps. |
| キーワード(和) | dc-SQUID / ST3進数 / ジョセフソン加算回路 / ジョセフソン乗算回路 |
| キーワード(英) | dc-SQUID / signed ternary / Josephson adder / Josephson multiplier |
| 資料番号 | SCE97-38 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 1998/1/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | dc-SQUIDを用いたST3進数論理回路の構成 |
| サブタイトル（和） | |
| タイトル（英） | Design of Signed Ternary Logic Circuit Using dc-SQUIDs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | dc-SQUID / dc-SQUID |
| キーワード(2)（和/英） | ST3進数 / signed ternary |
| キーワード(3)（和/英） | ジョセフソン加算回路 / Josephson adder |
| キーワード(4)（和/英） | ジョセフソン乗算回路 / Josephson multiplier |
| 第 1 著者 氏名（和/英） | 菊地 克弥 / Katsuya Kikuchi |
| 第 1 著者 所属（和/英） | 埼玉大学工学部 Faculty of Engineering, Saitama University |
| 第 2 著者 氏名（和/英） | 高田 進 / Susumu Takada |
| 第 2 著者 所属（和/英） | 埼玉大学工学部 Faculty of Engineering, Saitama University |
| 第 3 著者 氏名（和/英） | 森末 道忠 / Mititada Morisue |
| 第 3 著者 所属（和/英） | 広島市立大学情報科学部 Faculty of Information Sciences, Hiroshima City University |
| 発表年月日 | 1998/1/28 |
| 資料番号 | SCE97-38 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 516 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |