講演名	1997/11/20 二線式論理RSFQシフトレジスタとその応用 前澤 正明, ポロンスキー スタッス,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)	Delay-Insensitive (DI) 遅延仮定にもとづく二線式論理RSFQシフトレジスタの構成法を示す。このシフトレジスタは、DI遅延仮定のもとで動作する破壊読み出しセルの直列アレイを基本構造とし、ハンドシェイキング規約にしたがってデータの保存・転送を行う。PSCANによるシミュレーショシの結果、設計したFIFO型シフトレジスタは10Gbpsのスループットで動作することが確認された。また、シフトレジスタの応用として、DI遅延仮定にもとづくマイクロパイプライン、シリアル-パラレル変換器、パラレル-シリアル変換器の構成を述べる。
抄録(英)	We present new implementation of dual-rail RSFQ shift registers on the delay-insensitive (DI) model. The shift register consists of a series of destructive read out cells designed on DI model and employs a hand shaking protocol. PSCAN simulation estimates throughput of a FIFO mode of the DI shift register to be 10 Gbps for 1-kA/cm^2 Nb technology. Some DI circuits based on the shift resisters, a micropipeline processor, serial-to-parallel and parallel-to-serial converters, Me designed.
キーワード(和)	delay-Insensitive仮定 / RSFQ / シフトレジスタ / パイプライン
キーワード(英)	delay-insensitive model / RSFQ / shift register / pipeline
資料番号	SCE97-29
発行日

研究会情報
研究会	SCE
開催期間	1997/11/20(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	Superconductive Electronics (SCE)
本文の言語	ENG
タイトル（和）	二線式論理RSFQシフトレジスタとその応用
サブタイトル（和）
タイトル（英）	Dual-rail RSFQ shift register on delay-insensitive model and its applications
サブタイトル（和）
キーワード(1)（和/英）	delay-Insensitive仮定 / delay-insensitive model
キーワード(2)（和/英）	RSFQ / RSFQ
キーワード(3)（和/英）	シフトレジスタ / shift register
キーワード(4)（和/英）	パイプライン / pipeline
第 1 著者 氏名（和/英）	前澤 正明 / Masaaki Maezawa
第 1 著者 所属（和/英）	電子技術総合研究所 Electrotechnical Laboratory
第 2 著者 氏名（和/英）	ポロンスキー スタッス / Stas Polonsky
第 2 著者 所属（和/英）	ニューヨーク州立大学ストニーブルック校 SUNY Stony Brook
発表年月日	1997/11/20
資料番号	SCE97-29
巻番号（vol）	vol.97
号番号（no）	383
ページ範囲	pp.-
ページ数	6
発行日