| 講演名 | 1997/11/20 オンチップ信号発生回路によるジョセフソン論理回路の高速動作試験 橋本 義仁, 萬 伸一, 沼田 秀昭, 小池 雅志, 田中 未知, 田原 修一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ジョセフソン論理回路の高速動作試験のための、オンチップテスト信号発生回路を開発したこ、このテスト信号発生回路は最終段のDフリップフロップの補信号出力を初段のDフリップフロップにフィードバックしたシフトレジスタを構成要素とし、外部からの制御信号を一切用いずに、クロック信号を供給するだけで繰り返し信号パターンを発生する。このテスト信号発生回路はDフリップフロップだけで構成され、クロック信号だけで動作するので設計および高周波領域での論理動作試験を非常に簡単にするとができる。1ビットのテスト信号発生回路の高速評価を行い、このテスト信号発生回路が4.6GHz以上のクロック周波数で動作する可能性が示された。さらに、2ビットのテスト信号発生回路を用いて2ビットの論理回路の動作試験を行いクロック1GHzでの論理動作試験に成功し、このテスト信号発生回路が高速論理動作試験への適用に有効であることを確認した。 |
| 抄録(英) | We have developed an on-chip signal-pattern generator (SPG) for high-speed testing of Josephson logic circuits. The basis of the SPG is using a feedback shift register, in which the complement output of the last-stage D flip-flop is fed back to the first-stage D flip-flop. Since the SPG consists of only D flip-flops and requires no external control signal, the design and high-speed operation are greatly simplified. We performed a high-speed measurement of the 1-bit SPG and found that the SPG has the potential to operate at a clock frequency of more than 4.6 GHz. We also demonstrated a high-speed testing of a 2-bit logic circuit with the 2-bit SPG up to a clock frequency of 1 GHz. |
| キーワード(和) | ジョセフソン素子 / ジョセフソン論理集積回路 / 高速論理動作試験 |
| キーワード(英) | Josephson Device / Josephson IC / High-speed Testing |
| 資料番号 | SCE97-26 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SCE |
|---|---|
| 開催期間 | 1997/11/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Superconductive Electronics (SCE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | オンチップ信号発生回路によるジョセフソン論理回路の高速動作試験 |
| サブタイトル（和） | |
| タイトル（英） | High-speed Testing of Josephson Logic Circuits with an On-chip Signal-pattern Generator |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ジョセフソン素子 / Josephson Device |
| キーワード(2)（和/英） | ジョセフソン論理集積回路 / Josephson IC |
| キーワード(3)（和/英） | 高速論理動作試験 / High-speed Testing |
| 第 1 著者 氏名（和/英） | 橋本 義仁 / Y. Hashimoto |
| 第 1 著者 所属（和/英） | NEC基礎研究所 Fundamental Research Labs., NEC Corporation |
| 第 2 著者 氏名（和/英） | 萬 伸一 / S. Yorozu |
| 第 2 著者 所属（和/英） | NEC基礎研究所 Fundamental Research Labs., NEC Corporation |
| 第 3 著者 氏名（和/英） | 沼田 秀昭 / H. Numata |
| 第 3 著者 所属（和/英） | NEC基礎研究所 Fundamental Research Labs., NEC Corporation |
| 第 4 著者 氏名（和/英） | 小池 雅志 / M. Koike |
| 第 4 著者 所属（和/英） | NEC基礎研究所 Fundamental Research Labs., NEC Corporation |
| 第 5 著者 氏名（和/英） | 田中 未知 / M. Tanaka |
| 第 5 著者 所属（和/英） | NEC基礎研究所 Fundamental Research Labs., NEC Corporation |
| 第 6 著者 氏名（和/英） | 田原 修一 / S. Tahara |
| 第 6 著者 所属（和/英） | NEC基礎研究所 Fundamental Research Labs., NEC Corporation |
| 発表年月日 | 1997/11/20 |
| 資料番号 | SCE97-26 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 383 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |