| 講演名 | 2000/10/6 DS/CDMAシステムにおけるRAKE受信機の適応時間分解能制御方式に関する検討 佐田 友和, 三瓶 政一, 森永 規彦, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | DS/CDMAシステムにおいてさらなる高速伝送を達成するためには, チップレートの高速化が必要である。この場合, チップレートの高速化によりマルチパスに対する時間分解能が向上するため, 遅延スプレッドの小さな環境においては伝送特性の向上が期待できる反面, 遅延スプレッドの大きな環境においては, RAKEフィンガー数を有限にすると, すべてのパスを合成できないことによる電力損失が生じ, これを補償するために送信電力が増加するという問題が生じる。そこで本検討では, 到来するパス数に応じて最適なチップレートを選択することにより, RAKE受信機における電力損失の低減を図る, 適応時間分解能制御方式を提案する。提案方式では, 各チップレートにおける分解パス数を推定し, 電力損失が最小となるチップレートを選択する。計算機シミュレーションにより提案方式の伝送特性を評価した結果, 102パスレイリーモデルにおいて5フィンガーのRAKE受信機を用いることで, チップレートを固定した場合と比較して平均送信電力を約4dB低減できることを確認した。 |
| 抄録(英) | This paper proposes an adaptive resolution control scheme for the RAKE receiver in DS/CDMA systems to effectively resolve and combine multi-paths for high-bit rate multimedia services. In the proposed scheme, the receiver measures a delay profile with its resolution of equal to the highest chip rate, estimates delay profiles for lower chip rate by profile conversion thechnique, and selects a chip rate that maximizes the received power combined by the limited number of RAKE fingers. Computer simulation confirms that the proposed scheme can reduce the average transmit power by about 4dB without degrading the transmission quality under 102 paths conditions with employing 5-finger RAKE receiver. |
| キーワード(和) | DS/CDMA / RAKE受信機 / 可変チップレート / 遅延プロファイル / 高速伝送 |
| キーワード(英) | DS/CDMA / RAKE receiver / Variable chip rate / Delay profile / High bit rate transmission |
| 資料番号 | A・P2000-105,SANE2000-82,RCS2000-128 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RCS |
|---|---|
| 開催期間 | 2000/10/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Radio Communication Systems (RCS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | DS/CDMAシステムにおけるRAKE受信機の適応時間分解能制御方式に関する検討 |
| サブタイトル（和） | |
| タイトル（英） | Adaptive Resolution Control Scheme for RAKE Receiver in DS/CDMA Systems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DS/CDMA / DS/CDMA |
| キーワード(2)（和/英） | RAKE受信機 / RAKE receiver |
| キーワード(3)（和/英） | 可変チップレート / Variable chip rate |
| キーワード(4)（和/英） | 遅延プロファイル / Delay profile |
| キーワード(5)（和/英） | 高速伝送 / High bit rate transmission |
| 第 1 著者 氏名（和/英） | 佐田 友和 / Tomokazu SADA |
| 第 1 著者 所属（和/英） | 大阪大学大学院 工学研究科 Graduate School of Engineering, Osaka University |
| 第 2 著者 氏名（和/英） | 三瓶 政一 / Seiichi SAMPEI |
| 第 2 著者 所属（和/英） | 大阪大学大学院 工学研究科 Graduate School of Engineering, Osaka University |
| 第 3 著者 氏名（和/英） | 森永 規彦 / Norihiko MORINAGA |
| 第 3 著者 所属（和/英） | 大阪大学大学院 工学研究科 Graduate School of Engineering, Osaka University |
| 発表年月日 | 2000/10/6 |
| 資料番号 | A・P2000-105,SANE2000-82,RCS2000-128 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 346 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |