講演名 1997/9/24
高速MLSE型等化器LSI
白戸 裕史, 田野 哲, 小林 聖, 生越 重章,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 数Mbit/s~数十Mbit/sの信号に対して, 1チップでリアルタイム処理可能な高速のMLSE(Maximum Likelihood Sequence Estimation)型適応等化器(VLMS-LSI)を開発した. 本LSIは遅延時間差が1シンボル周期程度の遅延波等化機能と, 2ブランチ合成ダイバーシチ機能を有する. 本LSIの回路規模は約70kgateであり, 電源電圧は3.3V単一で動作する. 特性評価のため一例として, 6.144Mbit/s-QPSK実験系を用いて2波等レベル独立レーリーフェージング下での特性を測定し, ビット誤り率のフロアがシングルブランチの場合で10^<-5>以下, 合成ダイバーシチの場合10^<-6>以下に抑圧できることを確認した. また54.912Mbit/s-QPSKに対する基本特性を確認し, 高速信号伝送への適用の可能性を明らかにした. なお消費電力はビットレートに比例し, 10Mbit/sの場合で170mWであった.
抄録(英) A Highspeed MLSE(Maximum Likelihood Sequence Estimation) Equalizer LSI has been developed. The LSI offsets a degradation caused by delayed signal, in case the difference of the arrival time is within 1 symbol duration. It realizes 2 branch combining diversity reception. The LSI consists of 70k gates, and operates at the power supply voltage of 3.3V. Performance test under 2 ray Rayleigh fading condition using a 6.144Mbit/s-QPSK Modem shows that the LSI limits the floor of the Bit Error Rate lower than 10^<-5> and 10^<-6>, with and without diversity reception respectively. The performance test using 54.912Mbit/s-QPSK Modem shows the usefulness of the LSI at the higher speed communication. Power consumption of the chip, which is proportional to bit rate, is 170mW at the bit rate of 10Mbit/s.
キーワード(和) 適応等化 / ダイバーシチ / MLSE / 周波数選択性フェージング / 高速移動通信
キーワード(英) adaptive equalization / diversity / MLSE / frequency selective fading / high speed mobile communication
資料番号 RCS97-84
発行日

研究会情報
研究会 RCS
開催期間 1997/9/24(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Radio Communication Systems (RCS)
本文の言語 JPN
タイトル(和) 高速MLSE型等化器LSI
サブタイトル(和)
タイトル(英) A Highspeed MLSE Equalizer LSI for Mobile Communication
サブタイトル(和)
キーワード(1)(和/英) 適応等化 / adaptive equalization
キーワード(2)(和/英) ダイバーシチ / diversity
キーワード(3)(和/英) MLSE / MLSE
キーワード(4)(和/英) 周波数選択性フェージング / frequency selective fading
キーワード(5)(和/英) 高速移動通信 / high speed mobile communication
第 1 著者 氏名(和/英) 白戸 裕史 / Yushi SHIRATO
第 1 著者 所属(和/英) NTTワイヤレスシステム研究所
NTT Wireless Systems Laboratories
第 2 著者 氏名(和/英) 田野 哲 / Satoshi DENNO
第 2 著者 所属(和/英) NTTグループ企業本部
NTT Affiliated Business Headquarters
第 3 著者 氏名(和/英) 小林 聖 / Kiyoshi KOBAYASHI
第 3 著者 所属(和/英) NTTワイヤレスシステム研究所
NTT Wireless Systems Laboratories
第 4 著者 氏名(和/英) 生越 重章 / Shigeaki OGOSE
第 4 著者 所属(和/英) NTTワイヤレスシステム研究所
NTT Wireless Systems Laboratories
発表年月日 1997/9/24
資料番号 RCS97-84
巻番号(vol) vol.97
号番号(no) 266
ページ範囲 pp.-
ページ数 6
発行日