| 講演名 | 1997/9/24 FPGAを用いた2Mbps実時間処理可能な適応MLSEの試作 北川 恵一, 岡崎 彰浩, 村田 英一, 吉田 進, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ディジタル移動通信での高速伝送を目指して, 等化器の試作について活発に検討が行われている. 高速伝送における周波数選択性歪の原因となるマルチパス伝搬を積極的に利用するには, パスダイバーシチ効果が得られる等化器が有効である. 従来, MLSE(Maximum Likelihood Sequence Estimator)はパスダイバーシチ効果に優れるものの遅延時間差の増大に伴って処理量が急激に増えるという問題点があった. 今回, 特性劣化を抑えつつ, 演算ビット幅の削減, 演算の簡略化を行うことにより, 回路規模が小さく, 高速で動作するMLSE型適応等化器の設計を行った. この設計に基づいてFPGA(Field Programmable Gate Array)による試作を行い, 設計通りの動作と処理速度2Mbpsを確認した. さらに試作等化器をトレリス符号化同一チャネル干渉波キャンセラ(TCC)に拡張し, その動作を確認した. |
| 抄録(英) | In order to realize high speed transmission in digital mobile communications, the design trials of equalizer are being investigated actively. Adaptive equalizer which uses path diversity has been proved to be an effective method against multipath propagation causing frequency selective fading in high speed transmission. The MLSE is well-known to yield a superior path diversity effect, but the computational complexity increases rapidly when the multipath delay becomes large. In this paper, by reducing the computational bits in the circuit, and simplifying the calculation complexity without sacrificing the performance, we successfully designed a small-scale, high speed adaptive MLSE equalizer. This edualizer is realized on a FPGA circuit. Its operation and processing speed (2Mbps) have been confirmed to be consistent with the design goal. It is further extended to realize the Trellis-coded Co-channel Interference Canceller. The operation of the canceller is confirmed and its performance is studied. |
| キーワード(和) | 移動体通信 / 高速伝送 / 適応等化器 / プログラマブルロジックデバイス / 演算量削減 / 干渉キャンセラ |
| キーワード(英) | mobile communication / high speed transmission / adaptive equalizer / programmable logic device / computational complexity reduction / interference canceller |
| 資料番号 | RCS97-83 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RCS |
|---|---|
| 開催期間 | 1997/9/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Radio Communication Systems (RCS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGAを用いた2Mbps実時間処理可能な適応MLSEの試作 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of 2Mbps Adaptive MLSE using FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 移動体通信 / mobile communication |
| キーワード(2)（和/英） | 高速伝送 / high speed transmission |
| キーワード(3)（和/英） | 適応等化器 / adaptive equalizer |
| キーワード(4)（和/英） | プログラマブルロジックデバイス / programmable logic device |
| キーワード(5)（和/英） | 演算量削減 / computational complexity reduction |
| キーワード(6)（和/英） | 干渉キャンセラ / interference canceller |
| 第 1 著者 氏名（和/英） | 北川 恵一 / Keiichi KITAGAWA |
| 第 1 著者 所属（和/英） | 京都大学工学研究科電子通信工学専攻 Faculty of Engineering, Kyoto University |
| 第 2 著者 氏名（和/英） | 岡崎 彰浩 / Akihiro OKAZAKI |
| 第 2 著者 所属（和/英） | 京都大学工学研究科電子通信工学専攻 Faculty of Engineering, Kyoto University |
| 第 3 著者 氏名（和/英） | 村田 英一 / Hidekazu MURATA |
| 第 3 著者 所属（和/英） | 京都大学工学研究科電子通信工学専攻 Faculty of Engineering, Kyoto University |
| 第 4 著者 氏名（和/英） | 吉田 進 / Susumu YOSHIDA |
| 第 4 著者 所属（和/英） | 京都大学工学研究科電子通信工学専攻 Faculty of Engineering, Kyoto University |
| 発表年月日 | 1997/9/24 |
| 資料番号 | RCS97-83 |
| 巻番号（vol） | vol.97 |
| 号番号（no） | 266 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |