| 講演名 | 2001/7/18 スマートカード向けAESハードウェアの試作 岡田 壮一, 鳥居 直哉, 長谷部 高行, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 次世代共通鍵ブロック暗号AESに採用されたRijndaelアルゴリズムのハードウェア実装について、スマートカードに搭載可能なハードウェア構成を示し、そのASICによる性能評価、およびFPGA試作を行った。本ハードウェアは、3種の鍵長(128ビット、192ビット、及び256ビット)での暗号化/復合処理が可能であり、更にCBCモードの処理もサポートしている。富士通0.35μm CMOS ASICでのシミュレーションによる性能評価の結果、回路規模は17.6Kゲートで、鍵長128ビットの時のスループットは73Mbpsである。また、FPGAはALTERA社のEP1K100QC208-3を用い、最大32MHzで動作し、鍵長128ビットの時のスループットは、44Mbpsである。 |
| 抄録(英) | We describe a hardware implementation of AES(Rijndael)for smart cards.We show the hardware configuration, the result of the FPGA implementation and the performance evaluation of the ASIC implementation using 0.35μm CMOS ASIC.The hardware encrypts/decrypts the data with 128 bit, 192 bit, and 256 bit key.And it supports CBC mode of operation.In the FPGA implementation by ALTERA EP1K100QC208-3, the throughput is 44 Mbps at 32 MHz when key length is 128 bit.In the ASIC implementation, the hardware size is 17.6 Kgates, and the throughput is 73 Mbps when key length is 128 implementation, the hardware size is 17.6 Kgates, and the throughput is 73 Mbps when key length is 128 bit. |
| キーワード(和) | 共通鍵ブロック暗号 / AES / Rijndael / FPGA |
| キーワード(英) | Block cipher / AES / Rijndael / FPGA |
| 資料番号 | ISEC2001-34 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ISEC |
|---|---|
| 開催期間 | 2001/7/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Information Security (ISEC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | スマートカード向けAESハードウェアの試作 |
| サブタイトル（和） | |
| タイトル（英） | AES hardware implementation for smart cards |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 共通鍵ブロック暗号 / Block cipher |
| キーワード(2)（和/英） | AES / AES |
| キーワード(3)（和/英） | Rijndael / Rijndael |
| キーワード(4)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 岡田 壮一 / Souichi OKADA |
| 第 1 著者 所属（和/英） | 株式会社富士通研究所 FUJITSU LABORATORIES LTD |
| 第 2 著者 氏名（和/英） | 鳥居 直哉 / Naoya TORII |
| 第 2 著者 所属（和/英） | 株式会社富士通研究所 FUJITSU LABORATORIES LTD |
| 第 3 著者 氏名（和/英） | 長谷部 高行 / Takayuki HASEBE |
| 第 3 著者 所属（和/英） | 株式会社富士通研究所 FUJITSU LABORATORIES LTD |
| 発表年月日 | 2001/7/18 |
| 資料番号 | ISEC2001-34 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 214 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |